无需光刻步骤的肖特基芯片制造方法及肖特基芯片与流程

无需光刻步骤的肖特基芯片制造方法及肖特基芯片，属于半导体制造技术领域。

背景技术

近年来由于肖特基势垒二极管（schottkybarrierdiode，简称sbd）的低导通压降和极短的反向恢复时间对电路系统效率提高引起了人们高度重视并应用广泛。sbd有三个特点较为突出：（1）因为肖特基势垒高度小于pn结势垒高度，sbd的开启电压和导通压降均比pin二极管小，可以降低电路中的功率损耗到较低水平；（2）sbd的结电容较低，它的工作频率高达100ghz；（3）sbd是不存在少数载流子的注入，因此开关速度更快，自身反向恢复时间只是肖特基势垒电容的充放电时间。

传统肖特基二极管的结构决定了肖特基二极管在性能上存在如下缺陷：（1）由于反向阻断能力接近200v时，肖特基整流器的正向压降vf将接近pin整流器的正向压降，因此传统的肖特基势垒二极管的反向阻断电压一般低于200v，使之在应用中的效率更低。（2）传统的肖特基二极管其反向漏流较大且对温度敏感，传统的肖特基二极管结温在125℃到175℃之间。（3）在耐压环1的底部形成有弧形面，而弯曲弧度越大电势线越密，电场强度越大，这影响了芯片的耐压性能。

现有技术中，结势垒肖特基二极管芯片的结构如图21所示，包括衬底6，在衬底6的上方为外延层5，在外延层5上表面边缘还设置有绝缘层10，在绝缘层10的下方还间隔设置有若干p+型耐压环11。在p+型耐压环11内侧的外延层5表面设置有肖特基界面3，在肖特基界面3的表面堵盖后阳极金属层4，在衬底6的底面覆盖有阴极金属层8。基于上述结构，传统的二极管在产品以及工艺上还存在有如下缺陷：现有工艺中至少需要三次光刻工艺：第一次是在外延层5的表面进行光刻，然后经离子注入等工艺形成p+型耐压环11；第二次光刻工艺是对绝缘层10光刻使之形成接触孔，以便进一步形成肖特基界面3；第三次光刻是对阳极金属层4进行光刻，使之位于绝缘层10的内侧，因此现有技术中生产工艺较为复杂，且需要较宽的一个或多个耐压环来提高芯片耐压性能。

技术实现要素：

本发明要解决的技术问题是：克服现有技术的不足，提供一种省略了肖特基芯片制造过程中的光刻步骤，大大减少了工艺复杂程度和成本的无需光刻步骤的肖特基芯片制造方法以及一种提高了耐压性能的肖特基芯片。

本发明解决其技术问题所采用的技术方案是：该无需光刻步骤的肖特基芯片制造方法，其特征在于：包括如下步骤：

步骤a，在衬底的上方形成外延层；

步骤b，在外延层表面两侧分别至少划出一个耐压环沟槽；

步骤c，进行热氧化，在外延层的表面以及耐压环沟槽的侧壁上形成绝缘物；

步骤d，在外延层的表面以及耐压环沟槽内部填充绝缘材料；

步骤e，将外延层表面的绝缘材料去除；

步骤f，在外延层表面形成肖特基界面；

步骤g，将形成于绝缘材料表面的肖特基界面去除；

步骤h，在耐压环沟槽中心位置或两个耐压环沟槽对肖特基芯片进形切割。

优选的，在完成所述步骤g之后，在所述肖特基界面上方和衬底下方分别形成阳极金属层和阴极金属层。

优选的，所述的耐压环沟槽在外延层表面两侧分别设置有一个，在耐压环沟槽的中部进行切割。

优选的，所述的耐压环沟槽在外延层表面两侧分别设置有两个，在两个耐压环沟槽之间进行切割。

一种肖特基芯片，包括衬底以及位于衬底上方的外延层，在外延层的表面设置有肖特基界面，其特征在于：在外延层的外侧设置有至少一组耐压环，耐压环包括耐压环沟槽和填充在耐压环沟槽内的绝缘材料，所述的肖特基界面位于耐压环的内侧。

优选的，所述的耐压环沟槽的截面为“l”状，耐压环沟槽自外延层的上表面向下延伸，穿过外延层后继续向下进入衬底中，然后向外侧垂直弯曲延伸至衬底的外侧。

优选的，所述的耐压环沟槽的截面为“u”状，耐压环沟槽的侧壁和底面垂直设置。

优选的，在所述的耐压环沟槽的内壁上设置有沟槽内壁绝缘层。

与现有技术相比，本发明所具有的有益效果是：

1、在本无需光刻步骤的肖特基芯片制造方法及肖特基芯片中，省略了肖特基芯片制造过程中的光刻步骤，大大减少了工艺复杂程度和成本，同时提高了肖特基芯片的耐压性能。

2、在本肖特基芯片中，通过填充绝缘材料代替传统的半导体材料制成耐压环，因此在根据切割线的位置对肖特基芯片进行切割之后，电流无法在肖特基芯片工作时自肖特基芯片的侧部流通，因此取消了现有技术的肖特基芯片外侧的绝缘层，因此使得本肖特基芯片的结构更为简单，材料成本和工艺成本大大降低。

3、在本肖特基芯片中，取消了现有技术中耐压环弯曲弧度部位，从而提高了芯片的耐压性能。

附图说明

图1为实施例1无需光刻步骤的肖特基芯片结构示意图。

图2~图10为实施例1无需光刻步骤的肖特基芯片制造方法流程图。

图11为实施例2无需光刻步骤的肖特基芯片结构示意图。

图12~图20为实施例2无需光刻步骤的肖特基芯片制造方法流程图。

图21为现有技术肖特基芯片结构示意图。

其中：1、绝缘材料2、耐压环沟槽3、肖特基界面4、阳极金属层5、外延层6、衬底7、沟槽内壁绝缘层8、阴极金属层9、切割线10、绝缘层11、p+型耐压环。

具体实施方式

图1~10是本发明的最佳实施例，下面结合附图1~20对本发明做进一步说明。

实施例1：

如图1所示，一种的肖特基芯片，包括衬底6，在衬底6的上方为外延层5，在外延层5上表面的两侧分别设置有耐压环，在外延层5的上表面设置有肖特基界面3，肖特基界面3位于两侧耐压环的内侧，还设置有阳极金属层4和阴极金属层8，其中阳极金属层4覆盖在肖特基界面3的表面，用于引出本肖特基芯片的阳极，阴极金属层8覆盖在衬底6的底面，用于引出本肖特基芯片的阴极。

耐压环包括截面为“l”状的耐压环沟槽2，耐压环沟槽2自外延层5的上表面向下延伸，穿过外延层5后继续向下进入衬底6中，然后向外侧垂直弯曲延伸至衬底6的外侧。在耐压环沟槽2的侧壁上设置有沟槽内壁绝缘层7。

耐压环沟槽2的内部填充有绝缘材料1，因此电流无法自芯片的侧部流通，同时耐压环沟槽2的侧壁呈垂直设置，在耐压环外侧的底部取消了弯曲形成的弧形面，降低了其电场强度，提高了本肖特基芯片的耐压性能。

如图2~10所示，制成如图1所示的肖特基芯片，包括如下步骤：

步骤1，在衬底6的上方形成外延层5，如图2所示。

步骤2，根据预设的宽度及深度利用芯片划片设备在外延层5表面划出耐压环沟槽2，如图3所示。

步骤3，在外延层5的表面进行热氧化形成绝缘物，形成在耐压环沟槽2侧壁上的绝缘物为沟槽内壁绝缘层7，如图4所示。

步骤4，在外延层5的表面以及耐压环沟槽2内进行绝缘材料1（如氧化硅、玻璃粉）的填充，如图5所示。

步骤5，在外延层5上方进行刻蚀或研磨至外延层5表面，将外延层5表面的绝缘材料1去除，如图6所示。

步骤6，在外延层5表面形成肖特基界面3，如图7所示。

步骤7，使用王水或其他溶液浸泡将绝缘材料1表面的肖特基界面3去除，如图8所示。

步骤8，在肖特基界面3上方和衬底6下方分别形成阳极金属层4和阴极金属层8，如图9所示。

步骤9，在耐压环沟槽2中部设置竖直的切割线9，如图10所示，根据切割线9的位置进行切割，形成如图1所示的肖特基芯片。

由上述可知，由于将切割线9设置在耐压环沟槽2的中部，因此对一个完成的耐压环进行切割，切割后的耐压环分属于两个不同的肖特基芯片，从而形成了如图1所示的肖特基芯片。

实施例2：

如图11所示，本实施例与实施例1的区别在于：在本实施例中，每一个肖特基芯片的两侧分别形成有一个独立的耐压环，在本实施例中，耐压环包括一个截面为“u”型的耐压环沟槽2，耐压环沟槽2的侧壁和底面垂直设置，在耐压环沟槽2内填充有绝缘材料1。

如图12~20所示，制成如图11所示的肖特基芯片，包括如下步骤：

步骤1’，在衬底6的上方形成外延层5，如图12所示。

步骤2’，根据预设的宽度及深度利用芯片划片设备在外延层5表面划出耐压环沟槽2，耐压环沟槽2在外延层5的两侧分别并排设置有两个，如图13所示。

步骤3’~步骤8’分别与实施例1中的步骤3~步骤8相同，分别如图14~图19所示。

步骤9’，在外延层5每一侧的两个耐压环沟槽2中间设置竖直的切割线9，如图20所示，根据切割线9的位置进行切割，形成如图11所示的肖特基芯片。

以上所述，仅是本发明的较佳实施例而已，并非是对本发明作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例。但是凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本发明技术方案的保护范围。