一种具有低米勒电容的IGBT器件的制作方法

本发明涉及一种igbt器件，尤其是一种具有低米勒电容的igbt器件，属于igbt器件的技术领域。

背景技术

igbt(insulategatebipolartransistor)即绝缘双极晶体管，由于其优越的器件性能和可靠性，已成为中高功率电子领域的主流功率开关器件，广泛应用于工业、信息、新能源、医学、交通、军事和航空领域。

igbt自发明以来，一直朝着低功耗、高频率和高可靠性的方向发展。关于igbt的功率损耗，主要由静态损耗和动态损耗构成，静态损耗和动态损耗存在着折中关系。需要对igbt结构进行优化设计，才能优化静态损耗和动态损耗的折中关系，从而降低器件的整体功率损耗。

igbt的开关过程就是对栅极电容进行充放电的过程，栅极电容越大，充放电时间越长，因此，在igbt开关过程中，栅极电容特别是米勒电容cgc对器件的动态损耗具有重要影响。

米勒电容cgc是集电极与栅电极之间的电容，由栅电极面积、栅电极下方的介质、漂移区中的结电容等决定。现有的平面型igbt，由于覆盖在漂移区表面的栅电极面积较大，造成cgc偏大，制约了igbt开关速度的提升。减小米勒电容可以有效地提高igbt的开关速度，降低整体功耗

技术实现要素：

本发明的目的是克服现有技术中存在的不足，提供一种具有低米勒电容的igbt器件，其结构紧凑，能有效降低igbt器件的米勒电容，提高igbt开关速度，从而降低igbt器件的功耗，安全可靠。

按照本发明提供的技术方案，所述具有低米勒电容的igbt器件，包括半导体基板，所述半导体基板包括第一导电类型漂移区，在所述第一导电类型漂移区上设置元胞结构；

在所述igbt器件的截面上，元胞结构包括对称分布于第一导电类型漂移区内的第二导电类型体区，在每个第二导电类型体区内设置第一导电类型源区；在第一导电类型漂移区上方设置栅极多晶硅体，所述栅极多晶硅体包括屏蔽栅以及对称分布于所述屏蔽栅两侧的控制栅，所述控制栅、屏蔽栅分别通过控制栅氧化层、屏蔽栅氧化层与第一导电类型漂移区间隔；所述控制栅与下方的第二导电类型体区、第一导电类型源区交叠，屏蔽栅位于第二类型体区之间；屏蔽栅氧化层呈t型，屏蔽栅氧化层的下部伸入第一导电类型漂移区内，控制栅邻近屏蔽栅的端部位于屏蔽栅氧化层上；

在所述第一导电类型漂移区上方还设置发射极金属，所述发射极金属与第二导电类型体区、第一导电类型源区以及屏蔽栅欧姆接触，且发射极金属通过绝缘介质层与控制栅绝缘隔离。

在所述igbt器件的截面上，所述屏蔽栅氧化层的厚度大于控制栅氧化层的厚度；屏蔽栅氧化层上部位于第一导电类型漂移区上方，屏蔽栅氧化层上部的宽度大于屏蔽栅氧化层伸入第一导电类型漂移区的下部宽度，屏蔽栅氧化层上部的厚度为0.8μm～1.2μm，屏蔽栅氧化层伸入第一导电类型漂移区内的深度为1.8μm～2.2μm。

还包括集电极结构，所述集电极结构包括位于第一导电类型漂移区下方的第一导电类型场截止层、第二导电类型集电区，第一导电类型场截止层位于第二导电类型集电区与第一导电类型漂移区间，且第一导电类型场截止层邻接第一导电类型漂移区以及第二导电类型集电区，第二导电类型集电区上设置集电极金属，所述集电极金属与第二导电类型集电区欧姆接触。

屏蔽栅氧化层伸入第一导电类型漂移区的深度小于第二导电类型体区在第一导电类型漂移区的深度。

所述屏蔽栅氧化层为二氧化硅层。

所述“第一导电类型”和“第二导电类型”两者中，对于n型功率igbt器件，第一导电类型指n型，第二导电类型为p型；对于p型功率igbt器件，第一导电类型与第二导电类型所指的类型与n型半导体器件正好相反。

本发明的优点：栅极多晶硅体分成屏蔽栅、控制栅，屏蔽栅与发射极金属欧姆接触，能使得集电极与栅电极的交叠面积减小。同时，在屏蔽栅通过屏蔽栅氧化层与第一导电类型漂移区隔离，屏蔽栅氧化层呈t型，屏蔽栅氧化层的厚度大于控制栅氧化层的厚度，通过屏蔽栅氧化层可以减少jfet区域，减小igbt器件的导通压降。屏蔽栅由于与发射极金属等电位，还可以对第一导电类型漂移区表面的电荷起到屏蔽作用，从而可以使米勒电容减小，改善igbt的开关特性，结构紧凑，安全可靠。

附图说明

图1为本发明的剖视图。

附图标记说明：1-发射极金属、2-控制栅、3-屏蔽栅、4-p型第一体区、5-p型第二体区、6-n+源区、7-n型漂移区、8-n型场截止层、9-p+集电区、10-集电极金属、11-屏蔽栅氧化层、12-绝缘介质层以及13-控制栅氧化层。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

如图1所示：为了能有效降低igbt器件的米勒电容，提高igbt开关速度，从而降低igbt器件的功耗，以n型igbt器件为例，本发明包括半导体基板，所述半导体基板包括n型漂移区7，在所述n型漂移区7上设置元胞结构；

在所述igbt器件的截面上，元胞结构包括对称分布于n型漂移区7内的p型体区，在每个p型体区内设置n+源区6；在n型漂移区7上方设置栅极多晶硅体，所述栅极多晶硅体包括屏蔽栅3以及对称分布于所述屏蔽栅3两侧的控制栅2，所述控制栅2、屏蔽栅3分别通过控制栅氧化层13、屏蔽栅氧化层11与n型漂移区7间隔；所述控制栅2与下方的第p型体区、n+源区6交叠，屏蔽栅3位于p型体区之间；屏蔽栅氧化层11呈t型，屏蔽栅氧化层11的下部伸入n型漂移区7内，控制栅2邻近屏蔽栅3的端部位于屏蔽栅氧化层11上；

在所述n型漂移区7上方还设置发射极金属1，所述发射极金属1与p型体区、n+源区6以及屏蔽栅3欧姆接触，且发射极金属1通过绝缘介质层12与控制栅2绝缘隔离。

具体地，半导体基板可以采用常用的半导体材料，如硅等，具体可以根据需要进行选择，此处不再一一列举。半导体基板内包括n型漂移区7，元胞结构设置于n型漂移区7上。

本发明实施例中，采用平面栅结构，因此，在igbt器件的截面上，p型体区对称分布于n型漂移区7内，一般地，p型体区包括p型第一体区4以及p型第二体区5，p型第一体区4与p型第二体区5连接，p型第一体区4的掺杂浓度大于p型第二体区5的掺杂浓度。对于元胞结构内的两个p型体区中，p型第二体区5相互靠近。n+源区6设置于p型体区内，n+源区6的掺杂浓度大于n型漂移区7的掺杂浓度。

栅极多晶硅体位于n型漂移区7的上方，本发明实施例中，栅极多晶硅体包括控制栅2与屏蔽栅3的组合，即屏蔽栅3、控制栅2均采用导电多晶硅制成，控制栅2与屏蔽栅3间通过绝缘介质层12绝缘隔离。屏蔽栅3的正下方为n型漂移区7，控制栅2的下方为p型体区、n+源区6以及n型漂移区7。控制栅2远离屏蔽栅3的一端与下方的p型体区、n+源区6部分交叠，控制栅2靠近屏蔽栅3的一端与下方的n型漂移区7交叠，且控制栅2靠近屏蔽栅3的一端还覆盖在屏蔽栅氧化层11上，屏蔽栅3位于屏蔽栅氧化层11，但屏蔽栅3与位于屏蔽栅氧化层11上的控制栅2之间互不接触。本发明实施例中，所述交叠具体是指对控制栅2正投影时，与下方的区域能够重叠。通过控制栅2能控制导电沟道的开启与关断。

屏蔽栅氧化层11呈t型，即屏蔽栅氧化层11包括上部的水平部分以及下部的竖直部分，对于t型屏蔽栅氧化层11的水平部分，是为了隔离发射极金属1和n型漂移区7的上表面，t型屏蔽栅氧化层11的水平部分可以适当长一些，能够尽量减小控制栅2的面积，从而减小电容；水平部分的具体长度可以根据需要进行选择，此处不再赘述。

t型屏蔽栅氧化层11的竖直部分不能太宽，t型屏蔽栅氧化层11的竖直部分向内收缩的原因是：不影响沟道电流的路径(在减小jfet电阻的同时)，如果t型屏蔽栅氧化层11的竖直部分过宽，会挤压电流路径，造成电流路径变窄，反而增大导通压降。此外，t型屏蔽栅氧化层11的竖直部分深入漂移区要足够深，才能有效减小jfet电阻。屏蔽栅氧化层11竖直部分的深度可以根据需要进行选择，此处不再赘述。具体实施时，对n型漂移区7进行沟槽刻蚀，然后在淀积氧化物，从而能得到t型的屏蔽栅氧化层11。

具体实施时，在所述igbt器件的截面上，所述屏蔽栅氧化层11的厚度大于控制栅氧化层13的厚度；屏蔽栅氧化层11上部位于n型漂移区7上方，屏蔽栅氧化层11上部的宽度大于屏蔽栅氧化层11伸入n型漂移区7的下部宽度，屏蔽栅氧化层11上部的厚度为0.8μm～1.2μm，屏蔽栅氧化层11伸入n型漂移区7内的深度为1.8μm～2.2μm。本发明实施例中，屏蔽栅氧化层11为二氧化硅层，由于屏蔽栅氧化层11上部的宽度大于屏蔽栅氧化层11伸入n型漂移区7下部的宽度，即屏蔽栅氧化层11的上部与所述屏蔽栅氧化层11的下部间构成t型结构，屏蔽栅氧化层11的上部位于n型漂移区7上表面的上方。此外，屏蔽栅氧化层11在n型漂移区7内的深度小于p型体区在n型漂移区7内的深度。

发射极金属1与p型体区、n+源区6以及屏蔽栅3欧姆接触，通过发射极金属1能形成igbt器件的发射极，通过将控制栅2引出后能形成igbt器件的栅电极，具体形成栅电极的具体结构等为本技术领域人员所熟知，此处不再赘述。发射极金属1通过绝缘介质层12与控制栅2绝缘隔离。

进一步地，还包括集电极结构，所述集电极结构包括位于n型漂移区7下方的n型场截止层8、p+集电区9，n型场截止层8位于p+集电区9与n型漂移区7间，且n型场截止层8邻接n型漂移区7以及p+集电区9，p+集电区9上设置集电极金属10，所述集电极金属10与p+集电区9欧姆接触。

本发明实施例中，n型场截止层8的掺杂浓度大于n型漂移区7的掺杂浓度，集电极金属10与p+集电区9欧姆接触，通过集电极金属10能形成igbt器件的集电极，具体为本技术领域人员所熟知，此处不再赘述。

本发明栅极多晶硅体分成屏蔽栅3、控制栅2，屏蔽栅3与发射极金属1欧姆接触，能使得集电极与栅电极的交叠面积减小。同时，在屏蔽栅3通过屏蔽栅氧化层11与n型漂移区7隔离，屏蔽栅氧化层11呈t型，屏蔽栅氧化层11的厚度大于控制栅氧化层13的厚度，通过屏蔽栅氧化层11可以减少jfet区域，减小igbt器件的导通压降。屏蔽栅3由于与发射极金属1等电位，还可以对n型漂移区7表面的电荷起到屏蔽作用，从而可以使米勒电容减小，改善igbt的开关特性，结构紧凑，安全可靠。