一种发光二极管外延片及其制备方法与流程

本发明涉及半导体技术领域，特别涉及一种发光二极管外延片及其制备方法。

背景技术：

发光二极管(英文：lightemittingdiode，简称：led)是一种能发光的半导体电子元件。以氮化镓(gan)为基础的led器件作为一种高效、环保、绿色的新型固态照明光源，常应用于交通信号灯、户外全彩显示屏、城市景观照明、汽车内外灯、手机背光源等领域。

外延片是led制备过程中的初级成品。现有的led外延片包括衬底、n型半导体层、有源层和p型半导体层，n型半导体层、有源层和p型半导体层依次层叠在衬底上。p型半导体层用于提供进行复合发光的空穴，n型半导体层用于提供进行复合发光的电子，有源层用于进行电子和空穴的辐射复合发光，衬底用于为外延材料提供生长表面。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

n型半导体层提供的电子数量远多于p型半导体层提供的空穴数量，加上电子的体积远小于空穴的体积，电子的迁移速度快于空穴的迁移速度，因此注入有源层的电子数量会远多于空穴数量，导致电子和空穴的注入不匹配，极大限制了led的发光效率。

技术实现要素：

本发明实施例提供了一种发光二极管外延片及其制备方法，能够解决现有技术电子和空穴的注入不匹配的问题。所述技术方案如下：

一方面，本发明实施例提供了一种发光二极管外延片，所述发光二极管外延片包括衬底、n型半导体层、有源层和p型半导体层，所述n型半导体层、所述有源层和所述p型半导体层依次层叠在所述衬底上，所述发光二极管外延片还包括载流子调整层，所述载流子调整层设置在所述n型半导体层和所述有源层之间；所述载流子调整层的材料采用掺杂镁的铝铟镓氮。

可选地，所述载流子调整层中铝元素的掺杂浓度沿所述发光二极管外延片的层叠方向逐渐增大、或者逐渐减小、或者先逐渐增大再逐渐减小。

优选地，所述有源层包括多个周期结构，每个所述周期结构包括依次层叠的量子垒和量子阱；所述量子垒的材料采用未掺杂的氮化镓，所述量子阱的材料采用未掺杂的氮化铟镓。

可选地，所述载流子调整层的厚度为10nm～20nm。

可选地，所述载流子调整层中铝元素的掺杂浓度小于或等于20％。

可选地，所述载流子调整层中铟元素的掺杂浓度为1％～5％。

可选地，所述载流子调整层中镁元素的掺杂浓度为8*10¹⁷cm^-3～1.2*10¹⁸cm^-3。

另一方面，本发明实施例提供了一种发光二极管外延片的制备方法，所述制备方法包括：

提供一衬底；

在所述衬底上依次生长n型半导体层、载流子调整层、有源层和p型半导体层；

其中，所述载流子调整层的材料采用掺杂镁的铝铟镓氮。

可选地，所述载流子调整层的生长温度为1040℃～1060℃。

可选地，所述载流子调整层的生长压力为50torr～150torr。

本发明实施例提供的技术方案带来的有益效果是：

通过在n型半导体层和有源层之间插入掺杂镁的铝铟镓氮层，氮化铝的势垒较高，掺杂镁的铝铟镓氮层可以形成宽禁带的电子阻挡层，减慢电子的迁移速率，有利于有源层捕获电子，避免电子溢出；同时镁为p型掺杂剂，可以提供空穴消耗电子，延长电子注入有源层的时间，从而为p型半导体层提供的空穴注入有源层争取时间；而且掺杂镁的铝铟镓氮层设置在n型半导体层和有源层之间，有源层的两侧从n型半导体和p型半导体，变为低浓度的p型半导体和高浓度的p型半导体，减小了有源层内形成的内建电场，内建电场对空穴注入有源层的阻挡作用减弱，空穴的注入效率提高。综上，在n型半导体层和有源层之间插入掺杂镁的铝铟镓氮层，可以改变载流子的分布，使得注入有源层的电子数量和空穴数量匹配，最终提高led的发光效率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种发光二极管外延片的结构示意图；

图2是本发明实施例提供的载流子调整层中铝元素的掺杂浓度的一种变化方式的示意图；

图3是本发明实施例提供的载流子调整层中铝元素的掺杂浓度的另一种变化方式的示意图；

图4是本发明实施例提供的载流子调整层中铝元素的掺杂浓度的又一种变化方式的示意图；

图5是本发明实施例提供的流子调整层中铝元素的掺杂浓度的又一种变化方式的示意图；

图6是本发明实施例提供的有源层的结构示意图；

图7是本发明实施例提供的一种发光二极管外延片的制备方法的流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明实施例提供了一种发光二极管外延片。图1为本发明实施例提供的一种发光二极管外延片的结构示意图。参见图1，该发光二极管外延片包括衬底10、n型半导体层20、载流子调整层30、有源层40和p型半导体层50，n型半导体层20、载流子调整层30、有源层40和p型半导体层50依次层叠在衬底10上。

在本实施例中，载流子调整层30的材料采用掺杂镁的铝铟镓氮。

本发明实施例通过在n型半导体层和有源层之间插入掺杂镁的铝铟镓氮层，氮化铝的势垒较高，掺杂镁的铝铟镓氮层可以形成宽禁带的电子阻挡层，减慢电子的迁移速率，有利于有源层捕获电子，避免电子溢出；同时镁为p型掺杂剂，可以提供空穴消耗电子，延长电子注入有源层的时间，从而为p型半导体层提供的空穴注入有源层争取时间；而且掺杂镁的铝铟镓氮层设置在n型半导体层和有源层之间，有源层的两侧从n型半导体和p型半导体，变为低浓度的p型半导体和高浓度的p型半导体，减小了有源层内形成的内建电场，内建电场对空穴注入有源层的阻挡作用减弱，空穴的注入效率提高。综上，在n型半导体层和有源层之间插入掺杂镁的铝铟镓氮层，可以改变载流子的分布，使得注入有源层的电子数量和空穴数量匹配，最终提高led的发光效率。

另外，掺杂镁的铝铟镓氮层中的铟原子有利于镁的活化，可以增加空穴数量，有利于电子的消耗，从而充分延长电子注入有源层的时间，为p型半导体层提供的空穴注入有源层争取足够的时间。

图2为本发明实施例提供的载流子调整层中铝元素的掺杂浓度的一种变化方式的示意图。参见图2，在本实施例的一种实现方式中，载流子调整层30中铝元素的掺杂浓度可以沿该发光二极管外延片的层叠方向逐渐增大。

图3为本发明实施例提供的载流子调整层中铝元素的掺杂浓度的另一种变化方式的示意图。参见图3，在本实施例的另一种实现方式中，载流子调整层30中铝元素的掺杂浓度可以沿该发光二极管外延片的层叠方向逐渐减小。

图4和图5为本发明实施例提供的载流子调整层中铝元素的掺杂浓度的又一种变化方式的示意图。参见图4和图5，在本实施例的又一种实现方式中，载流子调整层30中铝元素的掺杂浓度可以沿该发光二极管外延片的层叠方向先逐渐增大再逐渐减小。

具体地，载流子调整层30中铝元素的掺杂浓度可以沿该发光二极管外延片的层叠方向先从较低值逐渐增大至最大值，再直接从最大值逐渐减小至较低值(如图4所示)；也可以沿该发光二极管外延片的层叠方向，先从较低值逐渐增大至最大值，再保持一段时间不变，最后从最大值逐渐减小至较低值(如图5所示)。

载流子调整层两侧的半导体层中均未掺杂铝元素，上述三种实现方式中逐渐改变载流子调整层中铝元素的掺杂浓度，可以减小载流子调整层与相邻的半导体层之间的晶格失配，缓解晶格失配产生的应力和缺陷，有利于载流子调整层中铝元素的掺杂浓度整体提高，从而提高载流子调整层的势垒高度，减少电子溢出。

图6为本发明实施例提供的有源层的结构示意图。参见图6，可选地，有源层40可以包括多个周期结构41，每个周期结构41包括依次层叠的量子垒42和量子阱43；量子垒42的材料采用未掺杂的氮化镓(gan)，量子阱43的材料采用未掺杂的氮化铟镓(ingan)，如inxga1-xn，0＜x＜0.3。

有源层的常规结构是最先层叠量子阱，最后层叠量子垒。上述实现方式中改为最先层叠量子垒，最后层叠量子阱，使得有源层中与载流子调整层接触的是量子垒。量子垒的材料采用未掺杂的氮化镓，量子阱的材料采用未掺杂的氮化铟镓，与量子阱相比，量子垒与载流子调整层之间的晶格比较匹配。有源层中采用量子垒与载流子调整层接触，可以进一步减小有源层和载流子调整层之间的晶格失配，改善外延片整体的晶体质量，有利于最终提高led的发光效率。

可选地，载流子调整层30的厚度可以为10nm～20nm，优选为15nm。

如果载流子调整层的厚度小于10nm，则可能由于载流子调整层较薄而无法有效减少电子溢出、延长电子注入有源层的时间、以及提高空穴的注入效率，导致led的发光效率提升效果不明显；如果载流子调整层的厚度大于20nm，则可能由于载流子调整层较厚反而产生不良的影响，如影响到有源层中电子和空穴的复合发光，最终导致led的发光效率降低。

可选地，载流子调整层30中铝元素的掺杂浓度可以小于或等于20％。

如果载流子调整层中铝元素的掺杂浓度大于20％，则可能由于载流子调整层中铝元素的掺杂浓度较高，造成载流子调整层与相邻的半导体层之间晶格失配，晶格失配产生的应力和缺陷会影响外延片整体的晶体质量，不利于有源层中电子和空穴复合发光，导致led的发光效率降低。

优选地，载流子调整层30中铝元素的掺杂浓度的平均值可以为10％，如载流子调整层30中铝元素的掺杂浓度沿该发光二极管外延片的层叠方向从0逐渐增大至20％。

可选地，载流子调整层30中铟元素的掺杂浓度可以为1％～5％，优选为3％。

如果载流子调整层中铟元素的掺杂浓度小于1％，则可能由于载流子调整层中铟元素的掺杂浓度较低而无法有效促进镁的活化，造成载流子调整层中空穴的数量较少，无法有效延长电子注入有源层的时间；如果载流子调整层中铟元素的掺杂浓度大于5％，则可能由于载流子调整层中铟元素的掺杂浓度较高而造成载流子调整层的晶体质量较差，影响到有源层中电子和空穴的复合发光，最终降低led的发光效率。

可选地，载流子调整层30中镁元素的掺杂浓度可以为8*10¹⁷cm^-3～1.2*10¹⁸cm^-3，优选为10¹⁸cm^-3。

如果载流子调整层中镁元素的掺杂浓度小于8*10¹⁷cm^-3，则可能由于载流子调整层中镁元素的掺杂浓度较低而造成载流子调整层中空穴的数量较少，无法有效延长电子注入有源层的时间；如果载流子调整层中镁元素的掺杂浓度大于1.2*10¹⁸cm^-3，则可能由于载流子调整层中镁元素的掺杂浓度较高而造成载流子调整层的晶体质量较差，影响到有源层中电子和空穴的复合发光，最终降低led的发光效率。

具体地，衬底10的材料可以采用蓝宝石(主要成分为al2o3)，优选采用[0001]晶向的蓝宝石。n型半导体层20的材料可以采用n型掺杂的氮化镓。p型半导体层50的材料可以采用p型掺杂的氮化镓。

进一步地，n型半导体层20的厚度可以为2μm～3μm，优选为2.5μm；n型半导体层20中n型掺杂剂(如硅)的掺杂浓度可以为10¹⁸cm^-3～10¹⁹cm^-3，优选为5*10¹⁸cm^-3。周期结构41的数量可以为11个～13个，优选为12个；量子垒42的厚度可以为8nm～11nm，优选为9.5nm；量子阱43的厚度可以为2nm～3nm，优选为2.5nm；有源层40的厚度可以为130nm～160nm，优选为145nm。p型半导体层50的厚度可以为50nm～80nm，优选为65nm；p型半导体层50中p型掺杂剂(如镁)的掺杂浓度可以为10¹⁹/cm³～10²⁰/cm³，优选为5*10¹⁹cm^-3。

可选地，如图1所示，该发光二极管外延片还可以包括低温缓冲层61，低温缓冲层61设置在衬底10和n型半导体层20之间，以缓解衬底和n型半导体层之间的晶格失配。

具体地，低温缓冲层61的材料可以采用未掺杂的氮化镓。

进一步地，低温缓冲层61的厚度可以为15nm～30nm，优选为22nm。

优选地，如图1所示，该发光二极管外延片还可以包括高温缓冲层62，高温缓冲层62设置在低温缓冲层61和n型半导体层20之间，以进一步缓解衬底和n型半导体层之间的晶格失配。

具体地，高温缓冲层62的材料可以采用未掺杂的氮化镓。

进一步地，高温缓冲层62的厚度可以为1.5μm～2.5μm，优选为2μm。

在具体实现时，低温缓冲层为首先在衬底上低温生长的一层较薄的氮化镓。此后，再在低温缓冲层进行氮化镓的纵向生长，会形成多个相互独立的三维岛状结构，称为三维成核层；然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长，形成二维平面结构，称为二维恢复层；最后在二维生长层上高温生长一层较厚的氮化镓，称为本征缓冲层。本实施例中将三维成核层、二维恢复层和本征缓冲层统称为高温缓冲层。

可选地，如图1所示，该发光二极管外延片还可以包括电子阻挡层71，电子阻挡层71设置在有源层40和p型半导体层50之间，以避免电子跃迁到p型半导体层中。

具体地，电子阻挡层71的材料可以采用p型掺杂的氮化铝镓，如p型掺杂的alyga1-yn，0.15≤y≤0.25。

进一步地，电子阻挡层71的厚度可以为30nm～50nm，优选为40nm；电子阻挡层71中p型掺杂剂(如镁)的掺杂浓度可以为10¹⁸/cm³～5*10¹⁸/cm³，优选为3*10¹⁸/cm³。

优选地，如图1所示，该发光二极管外延片还可以包括低温p型层72，低温p型层72设置在有源层40和电子阻挡层71之间，以避免电子阻挡层较高的生长温度造成有源层中的铟原子析出，影响发光二极管的发光效率。

具体地，低温p型层72的材料可以与p型半导体层50相同。在本实施例中，低温p型层72的材料采用p型掺杂的氮化镓。

进一步地，低温p型层72的厚度可以为10nm～100nm，优选为55nm；低温p型层72中p型掺杂剂(如镁)的掺杂浓度可以为10²⁰/cm³～10²¹/cm³，优选为5*10²⁰/cm³。

可选地，如图1所示，该发光二极管外延片还可以包括接触层80，接触层80设置在p型半导体层50上，以与芯片制作工艺中形成的电极或者透明导电薄膜之间形成欧姆接触。

具体地，接触层80的材料可以采用p型掺杂的氮化铟镓。

进一步地，接触层80的厚度可以为5nm～20nm，优选为12.5nm；接触层80中p型掺杂剂的掺杂浓度可以为10¹⁹/cm³～10²⁰/cm³，优选为5*10¹⁹/cm³。

本发明实施例提供了一种发光二极管外延片的制备方法，适用于制备图1所示的发光二极管外延片。图7为本发明实施例提供的一种发光二极管外延片的制备方法的流程图。参见图7，该制备方法包括：

步骤201：提供一衬底。

可选地，该步骤201可以包括：

控制温度为1000℃～1100℃(优选为1050℃)，压力为200torr～500torr(优选为350torr)，在氢气气氛中对衬底进行5min～10min(优选为8min)的高温清洁处理。

步骤202：在衬底上依次生长n型半导体层、载流子调整层、有源层和p型半导体层。

在本实施例中，载流子调整层的材料采用掺杂镁的铝铟镓氮。

可选地，载流子调整层的生长温度可以为1040℃～1060℃，优选为1050℃。

如果载流子调整层的生长温度小于1040℃，则可能由于载流子调整层的生长温度较低而影响载流子调整层的晶体质量，最终降低led的发光效率；如果载流子调整层的生长温度大于1060℃，则可能由于载流子调整层的生长温度较高而极大地提高了氨气的裂解效率，从而加重了铝源和氨气的预反应，影响载流子调整层的晶体结构。

可选地，载流子调整层的生长压力可以为50torr～150torr。

如果载流子调整层的生长压力小于50torr，则可能由于载流子调整层的生长压力较低而影响氨气的裂解效率，导致载流子调整层偏薄，无法有效提高led的发光效率；如果载流子调整层的生长压力大于150torr，则可能由于载流子调整层的生长压力较高而极大地提高了氨气的裂解效率，从而加重了铝源和氨气的预反应，影响载流子调整层的晶体结构。

优选地，载流子调整层的生长压力可以为60torr～100torr，如80torr。

具体地，该步骤202可以包括：

第一步，控制温度为1000℃～1100℃(优选为1050℃)，压力为100torr～300torr(优选为200torr)，在衬底上生长n型半导体层；

第二步，控制温度为1040℃～1060℃(优选为1050℃)，压力为50torr～150torr(优选为100torr)，在n型半导体层上生长载流子调整层；

第三步，在载流子调整层上生长有源层；其中，量子阱的生长温度为760℃～789℃(优选为770℃)，压力为100torr～300torr(优选为200torr)；量子垒的生长温度为860℃～890℃(优选为875℃)，压力为100torr～300torr(优选为200torr)；

第四步，控制温度为940℃～980℃(优选为960℃)，压力为200torr～600torr(优选为400torr)，在有源层上生长p型半导体层，生长时间为10min～15min(优选为12.5min)。

可选地，在第一步之前，该制备方法还可以包括：

在衬底上生长低温缓冲层。

相应地，n型半导体层生长在低温缓冲层上。

具体地，在衬底上生长低温缓冲层，可以包括：

控制温度为500℃～650℃(优选为575℃)，压力为200torr～500torr(优选为350torr)，在衬底上生长低温缓冲层；

停止通入镓源，控制温度为900℃～1200℃(优选为1050℃)，压力为200torr～500torr(优选为350torr)，对低温缓冲层进行5min～30min(优选为17min)的原位退火处理。

优选地，在衬底上生长低温缓冲层之后，该制备方法还可以包括：

在低温缓冲层上生长高温缓冲层。

相应地，n型半导体层生长在高温缓冲层上。

具体地，在低温缓冲层上生长高温缓冲层，可以包括：

控制温度为1000℃～1200℃(优选为1100℃)，压力为100torr～500torr(优选为300torr)，在低温缓冲层上生长高温缓冲层。

可选地，在第四步之前，该制备方法还包括：

在有源层上生长电子阻挡层。

相应地，p型半导体层生长在电子阻挡层上。

具体地，在有源层上生长电子阻挡层，可以包括：

控制温度为930℃～970℃(优选为950℃)，压力为50torr～150torr(优选为100torr)，在有源层上生长电子阻挡层。

优选地，在有源层上生长电子阻挡层之前，该制备方法还可以包括：

在有源层上生长低温p型层。

相应地，电子阻挡层生长在有源层上。

具体地，在有源层上生长低温p型层，可以包括：

控制温度为620℃～680℃(优选为650℃)，压力为100torr～400torr(优选为250torr)，在有源层上生长低温p型层，生长时间为5min～10min(优选为7.5min)。

可选地，在第四步之后，该制备方法还可以包括：

在p型半导体层上生长接触层。

具体地，在p型半导体层上生长接触层，可以包括：

控制温度为850℃～1050℃(优选为950℃)，压力为100torr～500torr(优选为300torr)，在p型半导体层上生长接触层，生长时间为1min～10min(优选为5min)。

优选地，在p型半导体层上生长接触层之后，该制备方法还可以包括：

控制温度为650℃～750℃(优选为700℃)，压力为100torr～500torr(优选为300torr)，在氮气气氛中对接触层进行20min～30min(优选为25min)的活化处理。

需要说明的是，活化处理主要是活化接触中掺杂的镁，使镁活化后产生更多的空穴，避免由于不活化而导致欧姆接触差，引起芯片亮度低和电压高的情况。然后降至室温；随后，经过清洗、沉积、光刻和刻蚀后续加工工艺制成单颗小尺寸芯片。

另外，控制温度、压力均是指控制生长外延片的反应腔中的温度、压力，具体为金属有机化合物化学气相沉淀(英文：metal-organicchemicalvapordeposition，简称：mocvd)设备的反应腔。实现时以三甲基镓或三乙基镓作为镓源，高纯氨气作为氮源，三甲基铟作为铟源，三甲基铝作为铝源，水作为氧源，二乙基锌作为锌源，n型掺杂剂选用硅烷，p型掺杂剂选用二茂镁。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。