半导体器件及其制造方法与流程

本发明的实施例总体涉及半导体领域，更具体地，涉及半导体器件及其制造方法。

背景技术：

由于各个电组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的持续改进，半导体工业已经经历了快速增长。对于大部分而言，这种集成密度的改进来自于最小部件尺寸的连续减小(例如，朝向亚20nm节点缩小半导体工艺节点)，这使得更多的组件集成到给定的区域。随着近来对小型化、更高的速度和更大的带宽以及更低的功耗和等待时间的需求的增长，对于半导体管芯的更小且更具创造性的封装技术的需求也已增长。

随着半导体技术的进一步发展，堆叠和接合的半导体器件作为进一步减小半导体器件的物理尺寸的有效可选方式出现。在堆叠式半导体器件中，至少部分地在不同的半导体衬底上制造有源电路(诸如逻辑、存储器、处理器电路等)，然后将这些有源电路物理和电接合在一起以形成功能器件。这种接合工艺利用复杂的技术，并且期望改进。

技术实现要素：

根据本发明的一个方面，提供了一种制造半导体器件的方法，所述方法包括：形成至密封在密封剂中的第一半导体器件的第一通孔；在所述第一通孔上方形成晶种层；在所述晶种层上方形成金属化层，所述金属化层具有第一宽度；以及在所述金属化层上方形成第二通孔，所述第二通孔具有小于所述第一宽度的第二宽度，其中，形成所述金属化层和形成所述第二通孔均利用所述晶种层。

根据本发明的另一个方面，提供了一种制造半导体器件的方法，所述方法包括：在衬底上方的第一通孔上方沉积晶种层，所述第一通孔电连接至第一管芯的第一外部连接件，所述第一管芯密封在密封剂内；在所述晶种层上方的第一光刻胶中图案化第一开口；利用所述晶种层在所述第一光刻胶的所述第一开口内电镀第一金属化层；去除所述第一光刻胶；在去除所述第一光刻胶之后，在所述第一金属化层上方的第二光刻胶中图案化第二开口；以及利用所述晶种层在所述第二光刻胶的所述第二开口内电镀第二通孔。

根据本发明的又一个方面，提供了一种半导体器件，包括：半导体管芯，密封在密封剂内；第一通孔，延伸穿过第一介电层以电连接至所述半导体管芯，所述第一通孔具有从所述第一通孔的顶部至所述第一通孔的底部的直的侧壁；第一晶种层，与所述第一通孔电连接；第一金属化层，位于所述第一晶种层上方并且与所述第一晶种层物理接触，所述第一金属化层包括贯穿所述第一金属化层的第一材料；第二通孔，与所述第一金属化层直接物理接触，所述第二通孔包括贯穿所述第二通孔的第二材料；以及介电材料，覆盖所述第一金属化层的侧壁和所述第二通孔的侧壁，所述介电材料包括贯穿所述介电材料的第三材料，其中，所述第二通孔的背离所述第一金属化层的第一表面通过所述介电材料暴露。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1a至图6示出了根据一些实施例的在金属化层上完全接合的通孔。

图7a至图11示出了根据一些实施例的与晶种层接触的部分接合的通孔。

图12a至图16示出了根据一些实施例的不与晶种层物理接触的部分接合的通孔。

具体实施方式

以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为便于描述，在此可以使用诸如“且，为便于描述在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。

现在将参照集成扇出(info)封装件的超高密度再分布层互连件来描述实施例。然而，实施例不旨在限制于本文描述的实施例，而是可以在多种应用中使用。

现在参照图1a，图1a示出了第一载体衬底101、位于第一载体衬底101上方的聚合物层103、第一半导体器件105和第二半导体器件107。第一载体衬底101包括例如基于硅的材料(诸如玻璃或氧化硅)或其它材料(诸如氧化铝)、这些材料的任何组合等。第一载体衬底101是平坦的，以适应第一半导体器件105和第二半导体器件107的附接。

聚合物层103放置在第一载体衬底101上方并且用于一旦已经附接第一半导体器件105和第二半导体器件107，则对例如第一半导体器件105和第二半导体器件107提供保护。在实施例中，聚合物层103是电介质，诸如光热转换(lthc)释放涂层的环氧基热释放材料，当加热时，环氧基释放材料失去其粘合性。在其它实施例中，聚合物层103可以是紫外(uv)胶，当暴露于uv光时，紫外胶失去其粘合性。聚合物层103可以作为液体分配并固化，可以是层压在第一载体衬底101上的层压膜等。

在实施例中，第一半导体器件105可以是第一管芯，并且包括第一衬底109、第一有源器件、第一管芯金属化层、第一接触焊盘111、第一钝化层113和第一外部连接件115。第一衬底109可以包括掺杂或未掺杂的硅，或绝缘体上半导体(soi)衬底的有源层。第一衬底109可以包括其它半导体材料，诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括sige、gaasp、alinas、algaas、gainas、gainp和/或gainasp；或它们的组合。也可以使用诸如多层或梯度衬底的其它衬底。

第一有源器件包括多种有源器件和无源器件，诸如晶体管、二极管、电容器、电阻器、电感器等，其可用于产生第一半导体器件105的设计的期望的结构和功能需求。可以使用任何合适的方法在第一衬底109内或者在第一衬底109上形成第一有源器件。

第一管芯金属化层形成在第一衬底109和第一有源器件上方，并且被设计为连接各个有源器件以形成功能电路。在实施例中，第一管芯金属化层由电介质层和导电材料层交替形成，并且可以通过任何合适的工艺(诸如沉积、镶嵌、双镶嵌等)形成。在实施例中，可以存在通过至少一个层间介电层(ild)与第一衬底109分隔开的金属化层，但是第一管芯金属化层的精确数量取决于第一半导体器件105的设计。

第一接触焊盘111可以形成在第一管芯金属化层上方并且与第一管芯金属化层电接触。第一接触焊盘111可以包括铝，但是可以可选地使用诸如铜的其它材料。可以使用诸如溅射的沉积工艺形成材料层，并且然后可以通过合适的工艺(诸如光刻掩模和蚀刻)去除部分材料层以形成第一接触焊盘111来形成第一接触焊盘111。然而，可以利用任何其它合适的工艺来形成第一接触焊盘111。第一接触焊盘111可以形成为具有介于约0.1μm和约10μm之间(诸如约1.45μm)的厚度。

第一钝化层113可以形成在第一衬底109上且位于第一管芯金属化层和第一接触焊盘111上方。第一钝化层113可以由诸如聚苯并恶唑(pbo)的一种或多种合适的介电材料制成，但是可以可选地利用任何合适的材料，诸如聚酰亚胺或聚酰亚胺衍生物。第一钝化层113可以使用例如旋涂工艺形成至介于约5μm和约25μm之间(诸如约7μm)的厚度，但是可以可选地使用任何合适的方法和厚度。

第一外部连接件115可以形成为对第一接触焊盘111和例如第一通孔135之间的接触提供导电区域。在实施例中，第一外部连接件115可以是导电柱并且可以通过最初在第一钝化层113上方形成厚度介于约5μm至约20μm之间(诸如约10μm)的光刻胶来形成。可以图案化光刻胶以暴露第一钝化层113中导电柱将延伸穿过的部分。一旦图案化，则然后可以使用光刻胶作为掩模以去除第一钝化层113的期望部分，从而暴露下面的第一接触焊盘111的将与第一外部连接件115接触的那些部分。

第一外部连接件115可以形成在第一钝化层113和光刻胶的开口内。第一外部连接件115可以由诸如铜的导电材料形成，但是也可以使用诸如镍、金或金属合金、这些的组合等的其它导电材料。此外，可以使用诸如电镀的工艺形成第一外部连接件115，通过电镀，电流流过第一接触焊盘111的期望形成第一外部连接件115的导电部分，并且第一接触焊盘111浸没在溶液中。溶液和电流将例如铜沉积在开口内以填充和/或过填充光刻胶和第一钝化层113的开口，从而形成第一外部连接件115。然后，可以使用例如灰化工艺、化学机械抛光(cmp)工艺、这些的组合等来去除第一钝化层113的开口外部的过量的导电材料和光刻胶。

然而，如本领域普通技术人员将意识到，上述形成第一外部连接件115的工艺仅仅是一种这样的描述，但不意味着将实施例限制于这种精确的工艺。而且，所描述的工艺仅旨在说明，因为可以可选地利用用于形成第一外部连接件115的任何合适的工艺(诸如在第一外部连接件115的剩余部分之前放置晶种层139或下金属化层)。所有合适的工艺均完全旨在包括在本实施例的范围内。

可选地，可以在形成之后在第一外部连接件115上方形成保护层117。在实施例中，保护层117可以形成为在进一步工艺期间覆盖第一外部连接件115的暴露的顶面和侧面，并且可以由例如低温固化的聚酰亚胺(ltpi)或高温固化的pbo(htpbo)制成。但是，可以利用任何合适的材料。

可以将管芯附接膜(daf)119放置在第一衬底109的相对侧上，以有助于第一半导体器件105至聚合物层103的附接。在实施例中，管芯附接膜119是任何合适的粘合剂、环氧树脂、酚醛树脂、丙烯酸橡胶、二氧化硅填料或它们的组合，并且使用层压技术施加。然而，可以可选地利用任何其它合适的可选材料和形成方法。

图1a另外示出了第一半导体器件105连同第二半导体器件107放置在聚合物层103上。在实施例中，第二半导体器件107可以包括第二衬底121、第二有源器件、第二管芯金属化层、第二接触焊盘123、第二钝化层125和第二外部连接件127。在实施例中，第二衬底121、第二有源器件、第二管芯金属化层、第二接触焊盘123、第二钝化层125和第二外部连接件127可以与第一衬底109、第一有源器件、第一管芯金属化层、第一接触焊盘111、第一钝化层113和第一外部连接件115类似，但是它们也可能不同。

在实施例中，可以使用例如拾取和放置工艺将第一半导体器件105和第二半导体器件107放置在聚合物层103上。然而，也可以利用放置第一半导体器件105和第二半导体器件107的任何其它方法。

图1a也示出了第一半导体器件105和第二半导体器件107的密封。可以在模制器件中实施该密封，模制器件可以包括顶部模制部分和与顶部模制部分分隔开的底部模制部分。当顶部模制部分降低至邻近底部模制部分时，可以形成用于第一载体衬底101、第一半导体器件105和第二半导体器件107的模腔。

在密封工艺期间，顶部模制部分可以放置为邻近底部模制部分，从而将第一载体衬底101、第一半导体器件105和第二半导体器件107封闭在模腔内。一旦封闭，顶部模制部分和底部模制部分可以形成气密密封以控制气体从模腔的流入和流出。一旦密封，则可以将密封剂129放置在模腔内。

密封剂129可以是环氧树脂或模塑料树脂，诸如聚酰亚胺、聚亚苯基硫化物(pps)、聚醚醚酮(peek)、聚醚砜(pes)、耐热晶体树脂、这些的组合等。可以在在顶部模制部分和底部模制部分的对准之前在模腔内放置密封剂129，或者可以使用压缩模制、传递模制等通过注入口注入到模腔内。

一旦将密封剂129放置在模腔内，从而使得密封剂129密封第一载体衬底101、第一半导体器件105和第二半导体器件107，则可以固化密封剂129以硬化密封剂129，从而用于最佳保护。虽然精确的固化工艺至少部分取决于选择用于密封剂129的特定材料，但是在选择模塑料作为密封剂129的实施例中，可以通过诸如将密封剂129加热至介于约100℃和约200℃之间(诸如约125℃)的温度约60秒至约3000秒(诸如约600秒)的工艺进行这种固化。此外，引发剂和/或催化剂可以包括在密封剂129内以更好地控制该固化工艺。

然而，如本领域普通技术人员将意识到，上述固化工艺仅仅是示例性工艺并且不旨在限制当前的实施例。可以可选地使用诸如照射或甚至允许密封剂129在环境温度下硬化的其它固化工艺。可以使用任何合适的固化工艺，并且所有这些工艺均完全旨在包括在本文所讨论的实施例的范围内。

图1b示出了密封剂129的减薄以暴露第一半导体器件105和第二半导体器件107以用于进一步工艺。可以例如使用机械研磨、化学方法或化学机械抛光(cmp)工艺来实施减薄，从而利用化学蚀刻剂和研磨剂以反应和研磨掉密封剂129、第一半导体器件105和第二半导体器件107，使得第一外部连接件115(位于第一半导体器件105上)和第二外部连接件127(位于第二半导体器件107上)暴露。因此，第一半导体器件105和第二半导体器件107可以具有平坦表面，该平坦表面也与密封剂129共面。

在其它实施例中，可以省略研磨。例如，如果在密封之后已经暴露第一半导体器件105和第二半导体器件107，则可以省略研磨。

然而，虽然上述的cmp工艺呈现为一个示例性实施例，但是其不旨在限制该实施例。可以使用任何其它合适的去除工艺来减薄密封剂129、第一半导体器件105和第二半导体器件107。例如，可以利用一系列的化学蚀刻。可以利用该工艺和任何其它合适的工艺来平坦化密封剂129、第一半导体器件105和第二半导体器件107，并且所有这些工艺均完全旨在包括在实施例的范围内。

图1c示出了与第一半导体器件105上的第一外部连接件115接触并且与第二半导体器件107上的第二外部连接件127接触的第一通孔135的形成。在实施例中，可以使用例如掩蔽和镀工艺或镶嵌工艺来实施形成第一通孔135的工艺。在利用掩蔽和镀工艺来形成第一通孔135的实施例中，可以通过首先形成第一晶种层133来启动掩蔽和镀工艺。在实施例中，第一晶种层133是帮助在随后的工艺步骤期间形成更厚层的导电材料的薄层，诸如钛、铜、钼、钨、氮化钛、钛钨、它们的组合等。在一些实施例中，第一晶种层133包括钛层和位于钛层上方的铜层。可以使用例如pvd、蒸发或pecvd工艺等形成第一晶种层133。第一晶种层133可以形成为具有几乎直的侧壁和介于约0.3μm和约1μm之间(诸如约0.5μm)的厚度。

图1c也示出了第一晶种层133上方的光刻胶131的放置和图案化。在实施例中，可以使用例如旋涂技术将光刻胶131放置在第一晶种层133上。一旦放置在适当的位置，然后可以通过将光刻胶暴露于图案化的能量源(例如，图案化的光源)以引起化学反应，从而引起光刻胶131的暴露于图案化的光源的那些部分中的物理变化来图案化光刻胶131。然后将显影剂施加至曝光的光刻胶131以利用物理变化和取决于期望的图案而选择性地去除光刻胶131的曝光部分或光刻胶131的未曝光部分。

在实施例中，在光刻胶131内形成通孔135。在实施例中，第一通孔135包括诸如铜、钨、其它导电金属等的一种或多种导电材料，并且可以例如通过电镀、化学镀等形成。在实施例中，使用电镀工艺，其中，将第一晶种层133和光刻胶131淹没或浸没在电镀液中。第一晶种层133表面电连接至外部dc电源的负极侧，从而使得第一晶种层133在电镀工艺中用作阴极。诸如铜阳极的固体导电阳极也浸没在溶液中并且被附接至电源的正极侧。来自阳极的原子溶解在溶液中，例如第一晶种层133的阴极又从溶液中获取溶解的原子，从而对光刻胶131的开口内的第一晶种层133的暴露导电区进行镀。

在另一实施例中，第一通孔135包括三个导电材料层，诸如钛层、铜层和镍层。然而，本领域普通技术人员将意识到，可以存在材料和层的许多合适的布置，诸如铬/铬-铜合金/铜/金的布置、钛/钛钨/铜的布置或铜/镍/金的布置。可以用于第一通孔135的任何合适的材料或材料层均完全旨在包括在当前应用的范围内。

图1d示出了一旦已经使用光刻胶131和第一晶种层133形成第一通孔135，则可以使用合适的去除工艺去除光刻胶131。在实施例中，可以使用等离子灰化工艺来去除光刻胶131，由此，可以增加光刻胶131的温度直至光刻胶131经历热分解并且可以被去除。然而，可以可选地利用任何其它合适的工艺，诸如湿剥离。光刻胶131的去除可以暴露出下面的第一晶种层133的部分。

图1e示出了第一晶种层133的暴露部分的去除。在实施例中，可以通过例如湿或干蚀刻工艺去除第一晶种层133的暴露部分(例如，未由第一通孔135覆盖的那些部分)。例如，在干蚀刻工艺中，使用通孔135作为掩模，可以将反应剂导向第一晶种层133。在另一实施例中，蚀刻剂可以喷涂或以其它方式放置为与第一晶种层133接触以去除第一晶种层133的暴露部分。

图1e另外示出了一旦蚀刻第一晶种层133，则用第一介电材料137涂覆第一通孔135。在实施例中，第一介电材料137可以是聚合物，诸如聚苯并恶唑(pbo)、聚酰亚胺、苯并环丁烯(bcb)等。在其它实施例中，第一介电材料137由氮化物，诸如氮化硅；氧化物，诸如氧化硅、磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼掺杂的磷硅酸盐玻璃(bpsg)等形成。可以通过诸如旋涂、化学汽相沉积(cvd)、层压等或它们的组合的任何可接受的沉积工艺形成第一介电材料137。

图1f示出了一旦固化第一介电材料137，则可以平坦化第一介电材料137。可以例如使用机械研磨、化学方法或化学机械抛光(cmp)工艺来实施平坦化，由此利用化学蚀刻剂和研磨剂来反应和研磨掉第一介电材料137，直至已经暴露第一通孔135。因此，第一介电材料137和第一通孔135可以具有平坦表面。

然而，虽然上述的cmp、机械研磨或化学方法工艺呈现为一个示例性实施例，但是其不旨在限制于该实施例。可以可选地使用任何其它合适的去除工艺来平坦化第一介电材料137并且暴露第一通孔135。例如，可以利用一系列的化学蚀刻。可以可选地利用该工艺和任何其它合适的工艺来平坦化第一介电材料137并且暴露第一通孔135，并且所有这些工艺均完全旨在包括在实施例的范围内。

图1g示出了使用镶嵌工艺形成第一通孔135的实施例。在该实施例中，不沉积第一晶种层133，并且可以在第一通孔135的形成之前沉积第一介电材料137。在实施例中，可以如上所述沉积第一介电材料137(例如，通过化学汽相沉积工艺)，并且然后平坦化以帮助确保准备好用于进一步制造的平坦表面。

一旦沉积和平坦化第一介电材料137，则图案化第一介电材料137以形成用于第一通孔135的开口。在实施例中，最初可以通过在未图案化的第一介电材料137上方施加光刻胶，然后曝光和显影光刻胶以形成用于第一通孔135的期望图案来图案化第一介电材料137。一旦图案化光刻胶，则然后使用例如各向异性蚀刻工艺(诸如反应离子蚀刻)将图案转印至下面的第一介电材料137，以暴露下面的第二外部连接件127。然而，可以利用图案化第一介电材料137的任何合适的方法。

在已经暴露第二外部连接件127之后，然后用导电材料填充穿过第一介电材料137的开口。在实施例中，晶种层可以与一个或多个阻挡层一起沉积。在实施例中，晶种层可以与第一晶种层133类似，诸如已经使用例如物理汽相沉积来沉积的钛层和位于钛层上方的铜层以内衬开口的底部和侧壁表面。然而，可以利用任何合适的材料和沉积工艺。

一旦形成晶种层，则可以沉积导电材料以填充和过填充开口。在实施例中，导电材料可以是使用利用晶种层的电镀或化学镀工艺沉积的铜，并且可以继续该工艺直至导电材料填充和/或过填充第一介电层137内的开口。然而，可以利用任何合适的材料和工艺以用导电材料填充开口。

在已经填充开口之后，去除导电材料中位于穿过第一介电材料137的开口外部的任何过量部分以形成第一通孔135。在实施例中，可以使用例如平坦化工艺(诸如化学机械抛光工艺、研磨工艺、其它化学工艺、这些的组合等)来去除过量部分。然而，可以利用将导电材料嵌入在第一介电材料137内并且形成第一通孔135的任何合适的工艺。

在实施例中，一旦已经平坦化第一通孔135，则第一通孔135可以形成为具有介于约0.1μm和约20μm之间(诸如约5μm)的第一宽度w1。类似地，第一开口135可以形成为具有介于约0.1μm和约20μm之间(诸如约5μm)的第一高度h1(在第一晶种层133上方)。然而，可以利用任何合适的尺寸。

图2a示出了使用镀工艺或者镶嵌工艺在第一通孔135上方形成第一金属化层205(也称为再分布层)的开始。在利用镀工艺的实施例中，在第一介电材料137上方形成第二晶种层201。第二晶种层201可以与第一晶种层133类似。取决于期望的材料，可以使用诸如溅射、蒸发或pecvd工艺的工艺生成第二晶种层201。第二晶种层201可以形成为具有介于约0.01μm和约1μm之间(诸如约0.5μm)的厚度。

图2a也示出了第二晶种层201上方的第二光刻胶203的放置和图案化。在实施例中，第二光刻胶203可以是干或湿光刻胶，并且可以使用例如旋涂技术放置在第二晶种层201上。一旦放置在适当的位置，则然后可以通过将第二光刻胶203暴露于图案化的能量源(例如，图案化的光源)以引起化学反应，从而引起第二光刻胶203的暴露于图案化的光源的那些部分的物理变化来图案化第二光刻胶203。然后将显影剂施加至曝光的第二光刻胶203以利用该物理变化并且取决于期望的图案而选择性地去除第二光刻胶203的曝光部分或第二光刻胶203的未曝光部分。

一旦图案化第二光刻胶203，则可以在第二光刻胶203内的第二晶种层201上形成第一金属化层205。在实施例中，第一金属化层205包括诸如铜、钨、其它导电金属等的一种或多种导电材料，并且可以例如通过电镀、化学镀等形成。在实施例中，使用电镀工艺，其中，将第二晶种层201和第二光刻胶203淹没或浸没在电镀液中。第二晶种层201表面电连接至外部dc电源的负极侧，从而使得当电流流过第二晶种层201时，第二晶种层201在电镀工艺中用作阴极。诸如铜阳极的固体导电阳极也浸没在溶液中并且附接至电源的正极侧。来自阳极的原子溶解在溶液中，例如第二晶种层201的阴极又从溶液中获取溶解的原子，从而对第二光刻胶203的开口内的第二晶种层201的暴露导电区进行镀。

在另一实施例中，第一金属化层205可以包括三个导电材料层，诸如钛层、铜层和镍层。然而，本领域普通技术人员将意识到，可以存在材料和层的许多合适的布置，诸如铬/铬-铜合金/铜/金的布置、钛/钛钨/铜的布置或铜/镍/金的布置。可以用于第一金属化层205的任何合适的材料或材料层均完全旨在包括在当前应用的范围内。

在实施例中，一旦形成第一金属化层205，则第一金属化层205可以形成为具有大于(第一通孔135的)第一宽度w1的第二宽度w2，并且可以介于约0.1μm和约10μm之间，诸如约0.7μm。类似地，第一金属化层205可以形成为具有介于约0.05μm和约20μm之间(诸如约1μm)的第二高度h2(在第二晶种层201上方)。然而，可以利用任何合适的尺寸。

此外，在一些实施例中，第一金属化层205可以形成为包括用于与上面的通孔(例如，第二通孔209)连接的焊盘部分。焊盘部分可以比第一金属化层205的剩余部分宽，并且也可以形成为大于或等于上面的通孔尺寸。然而，可以利用任何合适的尺寸。

图2b示出了一旦形成第一金属化层205，则可以使用合适的去除工艺去除第二光刻胶203。在实施例中，可以使用等离子灰化工艺来去除第二光刻胶203，由此，可以增加第二光刻胶203的温度直至第二光刻胶203经历热分解并且可以被去除。然而，可以可选地利用任何其它合适的工艺，诸如湿剥离。

可选地，此时可以处理第一金属化层205。在特定实施例中，可以处理第一金属化层205以将第一金属化层205准备为用于第二通孔209的形成(以下进一步讨论)。在实施例中，表面处理可以是清除浮渣处理，诸如等离子体处理，其中，第一金属化层205的表面暴露于例如氩气、氮气、氧气或混合的ar/n2/o2周围环境的等离子体，以改进第一金属化层205和上面各层(例如，第二通孔209)之间的界面粘合性。然而，可以利用任何合适的尺寸。

图2c示出了第一金属化层205上方的第三光刻胶207的放置。在实施例中，第三光刻胶207可以是干或湿光刻胶，并且可以使用例如旋涂技术放置在第一金属化层205上。一旦放置在适当的位置，则然后可以通过将第三光刻胶207暴露于图案化的能量源(例如，图案化的光源)以引起化学反应，从而引起第三光刻胶207的暴露于图案化的光源的那些部分的物理变化来图案化第三光刻胶207。然后将显影剂施加至曝光的第三光刻胶207以利用该物理变化并且取决于期望的图案而选择性地去除第三光刻胶207的曝光部分或第三光刻胶207的未曝光部分。

在另一实施例中，在第三光刻胶207的放置之前，不去除第二光刻胶203。而且，将第三光刻胶207放置在第二光刻胶203上方并且放置在由第二光刻胶203形成的开口中。这样的实施例允许类似的工艺，而不需要额外的灰化工艺来去除第二光刻胶203。

在实施例中，显影第三光刻胶207以形成用于第二通孔209且暴露第一金属化层205的顶面的图案，其中，图案将包括穿过第三光刻胶207的直和垂直的或几乎垂直的侧壁。一旦通过第三光刻胶207暴露第一金属化层205，则可以在第三光刻胶207内形成第二通孔209。在实施例中，第二通孔209包括诸如铜、钨、其它导电金属等的一种或多种导电材料，并且可以例如通过电镀、化学镀等形成。在实施例中，使用电镀工艺，其中，将第一金属化层205和第三光刻胶207淹没或浸没在电镀液中。第二晶种层201(以及因此第一金属化层205)电连接至外部dc电源的负极侧，从而使得当电流再次流过第二晶种层201时，第一金属化层205在电镀工艺中用作阴极。诸如铜阳极的固体导电阳极也浸没在溶液中并且附接至电源的正极侧。来自阳极的原子溶解在溶液中，例如结合的第二晶种层201和第一金属化层205的阴极又从溶液中获取溶解的原子，从而对第三光刻胶207的开口内的第一金属化层205的暴露导电区进行镀，从而使得第二通孔209呈现开口穿过光刻胶的形状，包括直的侧壁。

在另一实施例中，第二通孔209可以包括三个导电材料层，诸如钛层、铜层和镍层。然而，本领域普通技术人员将意识到，可以存在材料和层的许多合适的布置，诸如铬/铬-铜合金/铜/金的布置、钛/钛钨/铜的布置或铜/镍/金的布置。可以用于第二通孔209的任何合适的材料或材料层均完全旨在包括在当前应用的范围内。

通过如上所述形成第二通孔209，第二通孔209可以形成在第一金属化层205正上方。这允许在不需要另外的晶种层的情况下形成第二通孔209。因此，第一金属化层205和第二通孔209都可以使用单个晶种层(例如，第二晶种层201)形成。此外，第二通孔209完全或部分接合在第一金属化层205的材料上。

在实施例中，一旦第二通孔209已经形成在第一金属化层205上，则第二通孔209可以形成为具有小于第二宽度w2(第一金属化层205的)的第三宽度w3，并且可以介于约0.1μm和约20μm之间(诸如约5μm)。类似地，第二通孔209可以形成为具有介于约0.1μm和约20μm之间(诸如约5μm)的第三高度h3。然而，可以利用任何合适的尺寸。

图2d示出了一旦已经形成第二通孔209，则可以使用合适的去除工艺去除第三光刻胶207。在实施例中，可以使用等离子灰化工艺来去除第三光刻胶207，由此，可以增加第三光刻胶207的温度直至第三光刻胶207经历热分解并且可以被去除。然而，可以可选地利用任何其它合适的工艺，诸如湿剥离。

图2d另外示出了第二晶种层201的暴露部分的去除。在实施例中，可以通过例如湿或干蚀刻工艺去除第二晶种层201的暴露部分。例如，在干蚀刻工艺中，使用通孔205作为掩模，可以将反应剂导向第二晶种层201。在另一实施例中，蚀刻剂可以喷涂或以其它方式放置为与第二晶种层201接触以去除第二晶种层201的暴露部分。

图2e示出了一旦蚀刻第二晶种层201，则用第二介电材料211涂覆第一金属化层205和第二通孔209。在实施例中，第二介电材料211可以与第一介电材料137(以上参照图1e描述的)类似，但是可以利用诸如聚酰亚胺或聚酰亚胺衍生物的任何合适的材料。可以使用例如旋涂工艺将第二介电材料211设置为大于约1μm或大于约20μm的厚度，诸如约7μm的厚度，但是可以可选地使用任何合适的方法和厚度。一旦放置在适当的位置，则可以固化第二介电材料211。

图2f示出了一旦固化第二介电材料211，则可以平坦化第二介电材料211。可以例如使用机械研磨、化学方法或化学机械抛光(cmp)工艺来实施平坦化，从而利用化学蚀刻剂和研磨剂以反应和研磨掉第二介电材料211，直至已经暴露第二通孔209。因此，第二介电材料211和第二通孔209可以具有平坦表面。

然而，虽然上述的cmp工艺呈现为一个示例性实施例，但是其不旨在限制该实施例。可以可选地使用任何其它合适的去除工艺来平坦化第二介电材料211并且暴露第二通孔209。例如，可以利用一系列的化学蚀刻。可以可选地利用该工艺和任何其它合适的工艺来平坦化第二介电材料211并且暴露第二通孔209，并且所有这些工艺均完全旨在包括在实施例的范围内。

图2g示出了使用镶嵌工艺形成第一金属化层205和第二通孔209的实施例。在该实施例中，最初将第二介电材料211直接沉积在第一介电材料137和第一通孔135上，而不是首先形成第二晶种层201。例如，第二介电材料211可以形成为聚酰亚胺衍生物，并且使用例如旋涂工艺。然而，可以利用任何合适的材料和沉积方法。

一旦放置第二介电材料211，则可以图案化第二介电材料211，以形成用于第一金属化层205的期望形状。在实施例中，可以通过最初施加，然后曝光和显影光刻胶来图案化第二介电材料211以形成用于第一金属化层205的期望形状的图案。

一旦在光刻胶中限定图案，则可以将光刻胶的图案转印至下面的第二介电材料211。在实施例中，可以利用例如各向异性蚀刻工艺(诸如反应离子蚀刻)来转印图案，这可以去除第二介电材料211的暴露材料并且暴露下面的第一通孔135。然而，可以使用任何合适的工艺来转印图案。

在已经暴露第一通孔135之后，然后用导电材料填充穿过第二介电材料211的开口。在实施例中，晶种层可以与一个或多个阻挡层一起沉积。在实施例中，晶种层可以与第一晶种层133类似，诸如已经使用例如物理汽相沉积来沉积的钛层和位于钛层上方的铜层以内衬开口的底部和侧壁表面。然而，可以利用任何合适的材料和沉积工艺。

一旦形成晶种层，则可以沉积导电材料以填充和过填充开口。在实施例中，导电材料可以是使用利用晶种层的电镀或化学镀工艺沉积的铜，并且可以继续该工艺直至导电材料填充和/或过填充第二介电材料211内的开口。然而，可以利用任何合适的材料和工艺以用导电材料填充开口。

在已经填充开口之后，去除导电材料中位于穿过第二介电材料211的开口外部的任何过量部分以形成第一金属化层205。在实施例中，可以使用例如平坦化工艺(诸如化学机械抛光工艺、研磨工艺、其它化学工艺、这些的组合等)来去除过量部分。然而，可以利用将导电材料嵌入在第二介电材料211内并且形成第一金属化层205的任何合适的工艺。

图2g另外示出了，一旦形成第一金属化层205，也可利用镶嵌工艺形成第二通孔209。例如，一旦形成第一金属化层205，则可以在第一金属化层205上方沉积第二通孔介电层213。在实施例中，第二通孔介电层213可以是与第二介电材料211类似的材料并且使用与第二介电材料211类似的工艺沉积，诸如形成为聚酰亚胺衍生物，并且使用例如旋涂工艺。然而，可以利用任何合适的材料和沉积方法。

一旦放置第二通孔介电层213，则可以图案化第二通孔介电层213，以形成用于第二通孔209的期望形状。在实施例中，可以通过最初施加并且然后曝光和显影光刻胶来图案化第二通孔介电层213以形成用于第二通孔209的期望形状的图案。

一旦在光刻胶中限定图案，则可以将光刻胶的图案转印至下面的第二通孔介电层213。在实施例中，可以利用例如各向异性蚀刻工艺(诸如反应离子蚀刻)来转印图案，这可以去除第二通孔介电层213的暴露材料并且暴露下面的第一金属化层205。然而，可以使用任何合适的工艺来转印图案。

在暴露第一金属化层205之后，然后用导电材料填充穿过第二通孔介电层213的开口。在实施例中，晶种层可以与一个或多个阻挡层一起沉积。在实施例中，晶种层可以与第一晶种层133类似，诸如已经使用例如物理汽相沉积来沉积的钛层和位于钛层上方的铜层以内衬开口的底部和侧壁表面。然而，可以利用任何合适的材料和沉积工艺。

一旦形成晶种层，则可以沉积导电材料以填充和过填充开口。在实施例中，导电材料可以是使用利用晶种层的电镀或化学镀工艺沉积的铜，并且可以继续该工艺直至导电材料填充和/或过填充第二通孔介电层213内的开口。然而，可以利用任何合适的材料和工艺以用导电材料填充开口。

在已经填充开口之后，去除导电材料中位于穿过第二通孔介电层213的开口外部的任何过量部分以形成第二通孔209。在实施例中，可以使用例如平坦化工艺(诸如化学机械抛光工艺、研磨工艺、其它化学工艺、这些的组合等)来去除过量部分。然而，可以利用将导电材料嵌入在第二通孔介电层213内并且形成第二通孔209的任何合适的工艺。

图3示出了一旦已经形成第一金属化层205和第二通孔209，则可以重复类似的工艺以形成第二金属化层307和第三通孔309(均使用单个晶种层形成)和第三金属化层311，每个均在不同的介电层内。此外，一旦形成第三金属化层311，则可以形成和图案化钝化层301，可以形成凸块下金属303，并且可以放置第三外部连接件305。在实施例中，钝化层301可以由诸如聚苯并恶唑(pbo)的一种或多种合适的介电材料制成，但是可以利用任何合适的材料，诸如聚酰亚胺或聚酰亚胺衍生物、氮化硅、氧化硅等。可以使用例如旋涂工艺将钝化层301放置为介于约5μm和约25μm之间(诸如约7μm)的厚度，但是可以可选地使用任何合适的方法和厚度。

在实施例中，凸块下金属303的每个均可以包括三个导电材料层，诸如钛层、铜层和镍层。然而，本领域普通技术人员将意识到，存在材料和层的许多合适的布置，诸如铬/铬-铜合金/铜/金的布置、钛/钛钨/铜的布置或铜/镍/金的布置。可以用于凸块下金属303的任何合适的材料或材料层均完全旨在包括在实施例的范围内。

在实施例中，使用镀工艺(诸如电化学镀)生成凸块下金属303，但是取决于期望的材料，可以使用其它形成工艺，诸如溅射、蒸发或pecvd工艺。凸块下金属303可以形成为具有介于约0.7μm和约10μm之间(诸如约5μm)的厚度。

一旦已经形成凸块下金属303，则第三外部连接件305可以是bga连接件、铜凸块、焊球、金属柱、可控塌陷芯片连接(c4)凸块、微凸块、化学镀镍-化学镀钯浸金技术(enepig)形成的凸块、这些的组合等。导电连接件可以包括诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合的导电材料。然而，可以利用任何合适的材料或材料的组合。

此外，虽然以上参照图1a至图3描述的实施例描述了利用第一金属化层205和第二金属化层307的实施例，但是该金属化层(及其相应的通孔)的数量仅旨在说明，但不旨在限制实施例。而且，可以利用任何合适数量的金属化层和通孔，并且所有这些数量(诸如3、4、5或更多层)均完全旨在包括在实施例的范围内。

图4示出了可以利用的其它实施例。例如，在图4示出的实施例中，可以利用info通孔(tiv)401，以提供从密封剂129的一侧至密封剂129的另一侧的连接。在实施例中，可以在第一半导体器件105和第二半导体器件107的放置之前，在聚合物层103上形成tiv401。例如，可以将晶种层放置在聚合物层103上，并且可以在晶种层上方放置并且图案化光刻胶，以形成tiv401的期望形状的开口。一旦图案化光刻胶，则可以在开口内和暴露的晶种层上镀tiv401。在形成tiv401之后，可以去除光刻胶并且蚀刻晶种层以留下tiv401。

一旦已经形成tiv401，可以继续如上所述的工艺以放置第一半导体器件105和第二半导体器件107。此外，可以形成第一通孔135、第一金属化层205和第二通孔209(以及金属化层的剩余部分)。然而，第一通孔135可以连接至tiv401，而不是第一通孔135的一些连接至密封剂129(并且因此是伪通孔)，从而提供从密封剂129的一侧至密封剂129的另一侧的电连接。

此外，图4示出了可以形成在第一钝化层113和第一外部连接件115之间的第三钝化层403。第三钝化层403可以由诸如聚苯并恶唑(pbo)的一种或多种合适的介电材料制成，但是可以可选地利用任何合适的材料，诸如氮化硅、氧化硅、聚酰亚胺或聚酰亚胺衍生物。可以使用例如旋涂工艺将第三钝化层403放置为介于约5μm和约25μm之间(诸如约7μm)的厚度，但是可以可选地使用任何合适的方法和厚度。一旦放置在适当的位置，则可以在第一外部连接件115的形成之前图案化第三钝化层403。

图5示出了利用第三钝化层403的另一实施例。然而，在该实施例中，未形成tiv401。因此，第一通孔135的一些形成在密封剂129上方并且不电连接至第一半导体器件105或第二半导体器件107。因此，未连接的第一通孔135是电隔离的伪结构。

图6示出了利用tiv401的另一实施例。然而，在该实施例中，未形成第三钝化层403。因此，第一通孔135的一些形成为与tiv401电连接。这种连接允许电传导至密封剂129的相对侧。

图7a至图7f示出了另一实施例，其中，第二通孔209形成为部分置放(landing)在第一金属化层205上，而不是完全置放在第一金属化层205上。在该实施例中，图7a和图7b与上述图2a至图2b类似。因此，不再重复该描述。

图7c示出了第一金属化层205上方的第三光刻胶207的沉积和图案化。在实施例中，第三光刻胶207可以如以上参照图2c描述的沉积或放置和图案化，诸如通过曝光显影第三光刻胶207来形成具有直和垂直的或几乎垂直的侧壁的图案。然而，在该实施例中，图案化第三光刻胶207以暴露第一金属化层205的顶面的部分并且也暴露第一金属化层205的侧壁，而不是图案化以暴露第一金属化层205的顶面。此外，通过完全暴露第一金属化层205的侧壁，也可以部分地暴露下面的第二晶种层201。

在实施例中，可以图案化第三光刻胶207，从而使得第一金属化层205的暴露的表面具有介于约0.1μm和约20μm之间(诸如约5μm)的第四宽度w4。类似地，图案化第三光刻胶207，从而使得第二晶种层201的暴露的表面具有介于约0.1μm和约20μm之间(诸如约5μm)的第五宽度w5。然而，可以利用任何合适的尺寸。

图7d示出了第三光刻胶207内的第二通孔209的形成。在实施例中，可以如以上参照图2c描述的实施第二通孔209的形成。例如，第二通孔209可以使用电镀艺工形成，该电镀工艺至少部分地填充第三光刻胶207中的开口，其中，第一金属化层205和第二通孔209使用相同的晶种层形成，并且其中，第二通孔209呈现第三光刻胶207的图案的形状，诸如具有直和垂直的或几乎垂直的侧壁。然而，在该实施例中，用于第二通孔209的材料不仅覆盖第一金属化层205的顶面，而且也覆盖第一金属化层205的至少一个侧面并且与第二晶种层201的部分物理接触。

在该实施例中，第二通孔209可以具有介于约0.1μm与约20μm之间(诸如约5μm)的第六宽度w6。类似地，该实施例中的第二通孔209可以具有介于约0.01μm和约20μm之间(诸如约3μm)的第四高度h4(在第一金属化层205上方)，同时第二通孔209可以具有介于约0.05μm和约20μm之间(诸如约5μm)的第五高度h5(在第二晶种层201上方)。然而，可以利用任何合适的尺寸。

图7d另外示出了第三光刻胶207的去除。在实施例中，可以如以上参照图2d描述的去除第三光刻胶207。例如，可以利用灰化工艺去除第三光刻胶207。然而，可以利用任何合适的工艺来去除第三光刻胶207。

最后，图7d也示出了第二晶种层201的蚀刻。在实施例中，可以如以上参照图2d描述的蚀刻第二晶种层201。例如，可以利用湿或干蚀刻工艺来去除第二晶种层201的暴露部分。然而，可以利用任何合适的工艺。

图7e和图7f示出了第二通孔209上方的第二介电材料211的放置和平坦化。在实施例中，第二介电材料211可以如以上参照图2e和图2f描述的放置和平坦化。例如，可以沉积和固化第二介电材料211，并且然后可以利用cmp、机械研磨或化学方法工艺来平坦化第二介电材料211并且暴露第二通孔209。然而，可以利用任何合适的工艺。

图7g示出了使用镶嵌工艺形成第一金属化层205和第二通孔209以部分置放的实施例。在该实施例中，最初将第二介电材料211直接沉积在第一介电材料137和第一通孔135上，而不是首先形成第二晶种层201。例如，第二介电材料211可以形成为聚酰亚胺衍生物，并且使用例如旋涂工艺。然而，可以利用任何合适的材料和沉积方法。

一旦放置第二介电材料211，则可以图案化第二介电材料211，以形成用于第一金属化层205的期望形状。在实施例中，可以通过最初施加并且然后曝光和显影光刻胶来图案化第二介电材料211以形成用于第一金属化层205的期望形状的图案。

一旦在光刻胶中限定图案，则可以将光刻胶的图案转印至下面的第二介电材料211。在实施例中，可以利用例如各向异性蚀刻工艺(诸如反应离子蚀刻)来转印图案，这可以去除第二介电材料211的暴露材料并且暴露下面的第一通孔135。然而，可以使用任何合适的工艺来转印图案。

在已经暴露第一通孔135之后，然后用导电材料填充穿过第二介电材料211的开口。在实施例中，晶种层可以与一个或多个阻挡层一起沉积。在实施例中，晶种层可以与第一晶种层133类似，诸如已经使用例如物理汽相沉积来沉积的钛层和位于钛层上方的铜层以内衬开口的底部和侧壁表面。然而，可以利用任何合适的材料和沉积工艺。

一旦形成晶种层，则可以沉积导电材料以填充和过填充开口。在实施例中，导电材料可以是使用利用晶种层的电镀或化学镀工艺沉积的铜，并且可以继续该工艺直至导电材料填充和/或过填充第二介电材料211内的开口。然而，可以利用任何合适的材料和工艺以用导电材料填充开口。

在已经填充开口之后，去除导电材料中位于穿过第二介电材料211的开口外部的任何过量部分以形成第一金属化层205。在实施例中，可以使用例如平坦化工艺(诸如化学机械抛光工艺、研磨工艺、其它化学工艺、这些的组合等)来去除过量部分。然而，可以利用将导电材料嵌入在第二介电材料211内并且形成第一金属化层205的任何合适的工艺。

图7g另外示出了，一旦形成第一金属化层205，则也可利用镶嵌工艺形成第二通孔209。例如，一旦形成第一金属化层205，则可以在第一金属化层205上方沉积第二通孔介电层213。在实施例中，第二通孔介电层213可以是与第二介电材料211类似的材料并且可以使用与第二介电材料211类似的工艺沉积，诸如形成为聚酰亚胺衍生物，并且使用例如旋涂工艺。然而，可以利用任何合适的材料和沉积方法。

一旦放置第二通孔介电层213，则可以图案化第二通孔介电层213，以形成用于第二通孔209的期望形状。在实施例中，可以通过最初施加并且然后曝光和显影光刻胶来图案化第二通孔介电层213以形成用于第二通孔209的期望形状的图案。

一旦在光刻胶中限定图案，则可以将光刻胶的图案转印至下面的第二通孔介电层213。在实施例中，可以利用例如各向异性蚀刻工艺(诸如反应离子蚀刻)来转印图案，这可以去除第二通孔介电层213的暴露材料并且暴露下面的第一金属化层205。然而，可以使用任何合适的工艺来转印图案。

此外，在该实施例中，当暴露下面的第一金属化层205的顶面时，不停止各向异性蚀刻工艺。而是，继续蚀刻工艺，以去除第二介电材料211的部分以暴露第一金属化层205的侧壁，并且在一些实施例中，暴露第一介电材料137。

在暴露第一金属化层205之后，然后用导电材料填充穿过第二通孔介电层213和第二介电材料211的开口。在实施例中，晶种层可以与一个或多个阻挡层一起沉积。在实施例中，晶种层可以与第一晶种层133类似，诸如已经使用例如物理汽相沉积来沉积的钛层和位于钛层上方的铜层以内衬开口的底部和侧壁表面。然而，可以利用任何合适的材料和沉积工艺。

一旦形成晶种层，则可以沉积导电材料以填充和过填充开口。在实施例中，导电材料可以是使用利用晶种层的电镀或化学镀工艺沉积的铜，并且可以继续该工艺直至导电材料填充和/或过填充第二通孔介电层213和第二介电材料211内的开口。然而，可以利用任何合适的材料和工艺以用导电材料填充开口。

在已经填充开口之后，去除导电材料中位于穿过第二通孔介电层213和第二介电材料211的开口外部的的任何过量部分以形成第二通孔209。在实施例中，可以使用例如平坦化工艺(诸如化学机械抛光工艺、研磨工艺、其它化学工艺、这些的组合等)来去除过量部分。然而，可以利用将导电材料嵌入在第二通孔介电层213和第二介电材料211内并且形成第二通孔209的任何合适的工艺。

图8示出了，一旦在该实施例中已形成第一金属化层205和第二通孔209，则可以重复类似的工艺以形成第二金属化层307和第三通孔309(均使用单个晶种层形成)和第三金属化层311，所有通孔均部分接合在下面的金属化层上。此外，一旦形成第三金属化层311，则可以形成并且图案化钝化层301，可以形成凸块下金属303，并且可以如以上参照图3描述的放置第三外部连接件305。然而，可以利用任何合适的方法和材料。

图9示出了另一实施例，其中，第二通孔209(或任何合适的通孔)形成为部分置放在第一金属化层205上。然而，在该实施例中，额外形成tiv401以将第一通孔135电连接至密封剂129的相对侧。在实施例中，tiv401可以如以上参照图4描述的形成。例如，可以在将第一半导体器件105和第二半导体器件107放置在聚合物层103上之前，使用电镀工艺形成tiv。然而，形成tiv401的任何合适的方法均完全旨在包括在实施例的范围内。

图10示出了除了如图9中描述的tiv401之外，第三钝化层403也形成在第一钝化层113和第一外部连接件115之间的实施例。在该实施例中，第三钝化层403可以如以上参照图4描述的形成。然而，可以利用任何合适的方法和材料。

图11示出了利用第三钝化层403而不存在tiv401的实施例。在该实施例中，第一通孔135的一些用作伪材料以提供结构支撑，而不是电连接至tiv401。

图12a至图12f示出了另一实施例，其中，第二通孔209形成为部分置放在第一金属化层205上，而不是完全置放在第一金属化层205上。在该实施例中，图12a和图12b与上述图2a至图2b类似。因此，不再重复该描述。

图12c示出了第一金属化层205上方的第三光刻胶207的沉积和图案化。在实施例中，第三光刻胶207可以如以上参照图2c描述的沉积或放置和图案化，诸如通过曝光和显影以形成具有直和垂直的或几乎垂直的侧壁的图案。然而，在该实施例中，图案化第三光刻胶207以暴露第一金属化层205的顶面的部分并且也暴露第一金属化层205的侧壁的部分(但不是全部)，而不是图案化以暴露第一金属化层205的顶面。第一金属化层205的侧壁的这种曝光可以使用定时显影工艺来实施，或在另一实施例中，可以使用暴露第三光刻胶207的部分但不是全部的可控曝光来实施。此外，在该实施例中，第二晶种层201保持完全由第一金属化层205或第三光刻胶207覆盖。

图12d示出了第三光刻胶207内的第二通孔209的形成。在实施例中，第二通孔209的形成可以如以上参照图2c描述的那样实施。例如，可以使用电镀工艺形成第二通孔209，该电镀工艺至少部分地填充第三光刻胶207中的开口，其中，第一金属化层205和第二通孔209使用相同的晶种层形成，其中，第二通孔209呈现图案的形状，包括具有直和垂直的或几乎垂直的侧壁。然而，在该实施例中，用于第二通孔209的材料不仅覆盖第一金属化层205的顶面，而且也覆盖第一金属化层205的侧面的部分(但不是全部)。

例如，在该实施例中，可以图案化第三光刻胶207，从而使得暴露的第一金属化层205的表面具有介于约0.1μm和约20μm之间(诸如约5μm)的第四宽度w4，并且邻近第一金属化层205去除的第三光刻胶207的部分具有介于约0.1μm和约20μm之间(诸如约5μm)的第五宽度w5。此外，第一金属化层205的侧壁的部分可以具有介于约0.01μm和约10μm之间(诸如约1μm)的第六高度h6。然而，可以利用任何合适的尺寸。

图12d另外示出了第三光刻胶207的去除。在实施例中，可以如以上参照图2d描述的去除第三光刻胶207。例如，可以利用灰化工艺来去除第三光刻胶207。然而，可以利用任何合适的工艺来去除第三光刻胶207。

在该实施例中，第二通孔209可以具有介于约0.1μm和约20μm之间(诸如约5μm)的第六宽度w6。类似地，该实施例中的第二通孔209可以具有介于约0.01μm和约20μm之间(诸如约5μm)的第七高度h7(在第二晶种层201上方并且沿着第一金属化层205的侧壁)，而第二通孔209可以具有介于约0.01μm和约20μm之间(诸如约3μm)的第八高度h8(在第一金属化层205上方)。然而，可以利用任何合适的尺寸。

最后，图12d也示出了第二晶种层201的蚀刻。在实施例中，可以如以上参照图2d描述的蚀刻第二晶种层201。例如，可以利用湿或干蚀刻工艺来去除第二晶种层201的暴露部分。由于从第二通孔209的部分下面去除第二晶种层201，第二通孔209可以与第一介电材料137分隔开介于约0.01μm和约20μm之间(诸如约5μm)的第一距离d1。然而，可以利用任何合适的工艺和尺寸。

图12e和图12f示出了第二通孔209上方的第二介电材料211的放置和平坦化。在实施例中，第二介电材料211可以如以上参照图2e和图2f描述的放置和平坦化。例如，可以沉积和固化第二介电材料211，并且然后可以利用cmp、机械研磨或化学方法工艺来平坦化第二介电材料211并且暴露第二通孔209。然而，可以利用任何合适的工艺。

图12g示出了使用镶嵌工艺形成第一金属化层205和第二通孔209以部分置放的实施例。在该实施例中，最初将第二介电材料211直接沉积在第一介电材料137和第一通孔135上，而不是首先形成第二晶种层201。例如，第二介电材料211可以形成为聚酰亚胺衍生物，并且使用例如旋涂工艺。然而，可以利用任何合适的材料和沉积方法。

一旦放置第二介电材料211，则可以图案化第二介电材料211，以形成用于第一金属化层205的期望形状。在实施例中，可以通过最初施加，并且然后曝光和显影光刻胶来图案化第二介电材料211以形成用于第一金属化层205的期望形状的图案。

一旦在光刻胶中限定图案，则可以将光刻胶的图案转印至下面的第二介电材料211。在实施例中，可以利用例如各向异性蚀刻工艺(诸如反应离子蚀刻)来转印图案，这可以去除第二介电材料211的暴露材料并且暴露下面的第一通孔135。然而，可以使用任何合适的工艺来转印图案。

在已经暴露第一通孔135之后，然后用导电材料填充穿过第二介电材料211的开口。在实施例中，晶种层可以与一个或多个阻挡层一起沉积。在实施例中，晶种层可以与第一晶种层133类似，诸如已经使用例如物理汽相沉积来沉积的钛层和位于钛层上方的铜层以内衬开口的底部和侧壁表面。然而，可以利用任何合适的材料和沉积工艺。

一旦形成晶种层，则可以沉积导电材料以填充和过填充开口。在实施例中，导电材料可以是使用利用晶种层的电镀或化学镀工艺沉积的铜，并且可以继续该工艺直至导电材料填充和/或过填充第二介电材料211内的开口。然而，可以利用任何合适的材料和工艺以用导电材料填充开口。

在已经填充开口之后，去除导电材料中位于穿过第二介电材料211的开口外部的任何过量部分以形成第一金属化层205。在实施例中，可以使用例如平坦化工艺(诸如化学机械抛光工艺、研磨工艺、其它化学工艺、这些的组合等)来去除过量部分。然而，可以利用将导电材料嵌入在第二介电材料211内并且形成第一金属化层205的任何合适的工艺。

图12g另外示出了，一旦形成第一金属化层205，也可利用镶嵌工艺形成第二通孔209。例如，一旦形成第一金属化层205，则可以在第一金属化层205上方沉积第二通孔介电层213。在实施例中，第二通孔介电层213可以是与第二介电材料211类似的材料并且使用与第二介电材料211类似的工艺沉积，诸如形成为聚酰亚胺衍生物，并且使用例如旋涂工艺。然而，可以利用任何合适的材料和沉积方法。

一旦放置第二通孔介电层213，则可以图案化第二通孔介电层213，以形成用于第二通孔209的期望形状。在实施例中，可以通过最初施加并且然后曝光和显影光刻胶来图案化第二通孔介电层213以形成用于第二通孔209的期望形状的图案。

一旦在光刻胶中限定图案，则可以将光刻胶的图案转印至下面的第二通孔介电层213。在实施例中，可以利用例如各向异性蚀刻工艺(诸如反应离子蚀刻)来转印图案，这可以去除第二通孔介电层213的暴露材料并且暴露下面的第一金属化层205。然而，可以使用任何合适的工艺来转印图案。

此外，在该实施例中，当暴露下面的第一金属化层205的顶面时，不停止各向异性蚀刻工艺。而是，继续蚀刻工艺，以去除第二介电材料211的部分，但不是全部，以暴露第一金属化层205的侧壁的一部分。

在暴露第一金属化层205之后，然后用导电材料填充穿过第二通孔介电层213并且至第二介电材料211的开口。在实施例中，晶种层可以与一个或多个阻挡层一起沉积。在实施例中，晶种层可以与第一晶种层133类似，诸如已经使用例如物理汽相沉积来沉积的钛层和位于钛层上方的铜层以内衬开口的底部和侧壁表面。然而，可以利用任何合适的材料和沉积工艺。

一旦形成晶种层，则可以沉积导电材料以填充和过填充开口。在实施例中，导电材料可以是使用利用晶种层的电镀或化学镀工艺沉积的铜，并且可以继续该工艺直至导电材料填充和/或过填充第二通孔介电层213和第二介电材料211内的开口。然而，可以利用任何合适的材料和工艺以用导电材料填充开口。

在已经填充开口之后，去除导电材料中位于穿过第二通孔介电层213和第二介电材料211的开口外部的任何过量部分以形成第二通孔209。在实施例中，可以使用例如平坦化工艺(诸如化学机械抛光工艺、研磨工艺、其它化学工艺、这些的组合等)来去除过量部分。然而，可以利用将导电材料嵌入在第二通孔介电层213和第二介电材料211内并且形成第二通孔209的任何合适的工艺。

图13示出了一旦已经在该实施例中形成第一金属化层205和第二通孔209，则可以重复类似的工艺以形成第二金属化层307和第三通孔309(均使用单个晶种层形成)和第三金属化层311，所有都使通孔部分接合在下面的金属化层上。此外，一旦形成第三金属化层311，则可以如以上参照图3描述的形成和图案化钝化层301，可以形成凸块下金属303，并且可以放置第三外部连接件305。然而，可以利用任何合适的方法和材料。

图14示出了另一实施例，其中，第二通孔209(或任何合适的通孔)形成为部分置放在第一金属化层205上。然而，在该实施例中，额外形成tiv401以将第一通孔135电连接至密封剂129的相对侧。在实施例中，tiv401可以如以上参照图4描述的形成。例如，可以在将第一半导体器件105和第二半导体器件107放置在聚合物层103上之前使用电镀工艺形成tiv。然而，形成tiv401的任何合适的方法均完全旨在包括在实施例的范围内。

图15示出了除了如图14描述的tiv401之外，第三钝化层403也形成在第一钝化层113和第一外部连接件115之间的实施例。在该实施例中，第三钝化层403可以如以上参照图4描述的形成。然而，可以利用任何合适的方法和材料。

图16示出了利用第三钝化层403而不存在tiv401的实施例。在该实施例中，第一通孔135的一些用作伪材料以提供结构支撑，而不是电连接至tiv401。

通过形成本文描述的金属化层和通孔，可以形成低成本、高分辨率的金属化层，以再分布来自第一半导体器件105和第二半导体器件107的信号。具体地，通过在金属化层和相关的通孔的形成期间利用高分辨率的光刻胶和相同的阻挡/pvd晶种层(从而跳过单独的晶种层溅射)，可以获得具有精细间距的高度平坦化表面，不存在pm层分辨率窗口问题，并且可以获得通孔的垂直轮廓，从而减少工艺窗口并且允许更多的通孔集成至更小的区。此外，通过避免用于形成通孔的晶种层蚀刻可以进一步节省成本(因为对通孔和金属化层使用相同的晶种层)。

一旦完成本文描述的工艺，则可以实施进一步工艺。例如，可以去除第一载体衬底101，并且如果存在tiv401，则可以形成诸如外部连接件或外部连接件以及一个或多个再分布层的电连接件。一旦形成外部连接件，则整个封装件可以连接至另一衬底，诸如印刷电路板或中介片，以准备使用。

在实施例中，制造半导体器件的方法包括：形成至密封在密封剂中的第一半导体器件的第一通孔；在第一通孔上方形成晶种层；在晶种层上方形成金属化层，金属化层具有第一宽度；以及在金属化层上方形成第二通孔，第二通孔具有小于第一宽度的第二宽度，其中，形成金属化层和形成第二通孔均利用晶种层。在实施例中，该方法还包括形成第三通孔；靠近第三通孔放置第一半导体器件；以及密封第三通孔和第一半导体器件以形成密封在密封剂中的第一半导体器件。在实施例中，形成第二通孔形成完全接合的通孔。在实施例中，形成第二通孔形成部分接合的通孔。在实施例中，形成第二通孔形成覆盖金属化层的侧壁的第二通孔。在实施例中，形成第二通孔形成部分地覆盖金属化层的侧壁的第二通孔。

在另一实施例中，制造半导体器件的方法包括：在第一通孔上方沉积晶种层，第一通孔电连接至第一管芯的第一外部连接件，第一管芯密封在密封剂内；在晶种层上方的第一光刻胶中图案化第一开口；利用晶种层在第一光刻胶的第一开口内电镀第一金属化层；去除第一光刻胶；在去除第一光刻胶之后，在第一金属化层上方的第二光刻胶中图案化第二开口；以及利用晶种层在第二光刻胶的第二开口内电镀第二通孔。在实施例中，第二开口暴露第一金属化层的顶面。在实施例中，第二开口暴露第一金属化层的侧壁。在实施例中，第二开口暴露晶种层的部分。在实施例中，该方法还包括去除第二光刻胶；在第一金属化层上方沉积介电材料；以及利用第二通孔平坦化介电材料。在实施例中，该方法还包括在沉积晶种层之前，在衬底上方形成第三通孔；在衬底上方形成第三通孔之后，将第一管芯附接至衬底；在将第一管芯附接至衬底之后，用密封剂密封第一管芯和第三通孔。在实施例中，该方法还包括在密封第一管芯之后形成第一通孔。在实施例中，第一管芯包括第一介电材料和与第一介电材料不同的第二介电材料，其中，第一介电材料和第二介电材料均位于接触焊盘和第一外部连接件之间。

在又一实施例中，半导体器件包括：密封在密封剂内的半导体管芯；延伸穿过第一介电层以与半导体管芯接触的第一通孔，第一通孔具有从第一通孔的顶部至第一通孔的底部的几乎直的侧壁；与第一通孔电连接的第一晶种层；位于第一晶种层上方并且与第一晶种层物理接触的第一金属化层，第一金属化层包括贯穿第一金属化层的第一材料；与第一金属化层直接物理接触的第二通孔，第二通孔包括贯穿第二通孔的第二材料；以及覆盖第一金属化层和第二通孔的侧壁的介电材料，介电材料包括贯穿介电材料的第三材料，其中，第二通孔的背离第一金属化层的第一表面由介电材料暴露。在实施例中，介电材料的部分在第二通孔和第一介电层之间延伸。在实施例中，第二通孔与第一晶种层物理接触。在实施例中，第二通孔完全接合在第一金属化层上。在实施例中，半导体器件还包括从密封剂的第一侧延伸至密封剂的第二侧的第三通孔。在实施例中，半导体器件还包括位于第一介电层中的第三通孔，第三通孔与密封剂物理接触。

上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。