横向扩散金属氧化物半导体场效应晶体管的制作方法

本发明实施例有关于一种半导体技术，特别是有关于一种横向扩散金属氧化物半导体场效应晶体管。

背景技术：

高压半导体元件适用于高电压与高功率的集成电路领域。传统高压半导体元件包括横向扩散金属氧化物半导体场效应晶体管(lateraldiffusedmetaloxidesemiconductor，ldmos)。高压半导体元件的优点在于易相容于其他工艺，符合成本效益，因此广泛应用于电源供应器、电力管理、显示器驱动ic元件、通信、车用电子、工业控制等领域中。

当横向扩散金属氧化物半导体场效应晶体管连接至交流电源(acpower)时，可能累积大量的静电电荷，而这些静电电荷可能于任意两端点流动，而产生静电放电(electrostaticdischarge，esd)电流。静电放电电流若未获得妥善控制，则可能烧毁集成电路，造成元件损害。举例而言，若静电放电电流由元件的漏极流向源极，则亦可能流向元件的栅极，而造成栅极损伤。

综上所述，虽然现有的横向扩散金属氧化物半导体场效应晶体管大致符合需求，但并非各方面皆令人满意，特别是横向扩散金属氧化物半导体场效应晶体管的静电放电电流仍需进一步改善。

技术实现要素：

本发明实施例提供一种横向扩散金属氧化物半导体场效应晶体管，包括：基板，具有第一导电类型；本体区，位于基板的上部，本体区具有第一导电类型；飘移区，位于基板的上部且邻接本体区，飘移区具有与第一导电类型相反的第二导电类型；栅极，位于本体区与飘移区之上；源极区，位于本体区中，源极区具有第二导电类型；漏极区，位于飘移区中，漏极区具有第二导电类型；第一隔离区，位于源极区与漏极区之间的飘移区中；顶掺杂区，位于第一隔离区之下，顶掺杂区具有第一导电类型；电容，位于阱之上；及第二隔离区，位于源极区与电容之间的阱中；其中在俯视图中，栅极为回圈形，漏极设置于回圈形的内侧，源极设置于回圈形的外侧；其中回圈形具有缺口，且第一隔离区与第二隔离区于缺口处连接，且电容环绕栅极。

本发明实施例提供另一种横向扩散金属氧化物半导体场效应晶体管，包括：基板，具有第一导电类型；本体区，位于基板的上部，本体区具有第一导电类型；飘移区，位于基板的上部，且邻接本体区，飘移区具有与第一导电类型相反的第二导电类型；栅极，位于本体区与飘移区之上；源极区，位于本体区中，源极区具有第二导电类型；漏极区，位于飘移区中，漏极区具有第二导电类型；第一隔离区，位于邻近漏极区的飘移区中；第二隔离区，位于邻近栅极的飘移区中；顶掺杂区，位于第一隔离区及第二隔离区之下，顶掺杂区具有第一导电类型；以及电容，位于第一隔离区及第二隔离区之间的飘移区之上。

本发明的有益效果在于，本发明的横向扩散金属氧化物半导体场效应晶体管，利用将电容嵌入于元件之中，可提供释放静电放电电流的路径，而使静电放电电流不流经栅极而损伤栅极。加入电容并不影响元件的直流效能，也不会明显增加元件面积。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举数个实施例，并配合所附图式，作详细说明如下。

附图说明

以下将配合所附图式详述本发明实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本发明实施例的特征。

图1为根据一些实施例绘示出横向扩散金属氧化物半导体场效应晶体管的俯视图。

图2a为根据一些实施例绘示出横向扩散金属氧化物半导体场效应晶体管的剖面图。

图2b为根据一些实施例绘示出横向扩散金属氧化物半导体场效应晶体管的剖面图。

图3为根据一些实施例绘示出横向扩散金属氧化物半导体场效应晶体管的剖面图。

图4为根据一些实施例绘示出横向扩散金属氧化物半导体场效应晶体管的剖面图。

图5为根据一些实施例绘示出横向扩散金属氧化物半导体场效应晶体管的剖面图。

图6为根据另一些实施例绘示出横向扩散金属氧化物半导体场效应晶体管的俯视图。

图7为根据另一些实施例绘示出横向扩散金属氧化物半导体场效应晶体管的剖面图。

附图标号：

100、200、300、400、500～横向扩散金属氧化物半导体场效应晶体管；

102～基板；

104～本体区；

106～飘移区；

108～阱；

110～源极区；

112～漏极区；

114～基极区；

116～掺杂区；

118～重掺杂漏极区；

120、120a、120b～隔离区；

122～顶掺杂区；

124～栅极；

124a～介电层；

124b～电极层；

126～电容；

126a～介电层；

126b～电极层；

128～缺口

130～静电放电电流；

232～埋藏层；

322～顶掺杂区；

432～埋藏层；

520a、520b～隔离区；

522a、522b～顶掺杂区；

526～电容；

534～层间介电层；

536～源极金属；

536e～边缘；

538～接点；

aa’、bb’～线段；

xa、xb～距离。

具体实施方式

以下公开许多不同的实施方法或是例子来实行本发明实施例的不同特征，以下描述具体的元件及其排列的实施例以阐述本发明实施例。当然这些实施例仅用以例示，且不该以此限定本发明实施例的范围。例如，在说明书中提到第一特征形成于第二特征之上，其包括第一特征与第二特征是直接接触的实施例，另外也包括于第一特征与第二特征之间另外有其他特征的实施例，亦即，第一特征与第二特征并非直接接触。此外，在不同实施例中可能使用重复的标号或标示，这些重复仅为了简单清楚地叙述本发明实施例，不代表所讨论的不同实施例及/或结构之间有特定的关系。

此外，其中可能用到与空间相关用词，例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，这些空间相关用词为了便于描述图示中一个(些)元件或特征与另一个(些)元件或特征之间的关系，这些空间相关用词包括使用中或操作中的装置的不同方位，以及图式中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相关形容词也将依转向后的方位来解释。

在此，“约”、“大约”、“大抵”的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。应注意的是，说明书中所提供的数量为大约的数量，亦即在没有特定说明“约”、“大约”、“大抵”的情况下，仍可隐含“约”、“大约”、“大抵”的含义。

本发明实施例提供一种横向扩散金属氧化物半导体(lateraldiffusedmetaloxidesemiconductor，ldmos)场效应晶体管，利用于元件中形成电容，可释放静电放电(electrostaticdischarge，esd)电流，而避免损害栅极，且不需增加太多额外的电容面积，亦不改变其直流效能(dcperformance)。

图1绘示出本发明一些实施例的横向扩散金属氧化物半导体场效应晶体管100的俯视图，图2a及图2b绘示出本发明一些实施例的横向扩散金属氧化物半导体场效应晶体管100的剖面图。图2a为图1中沿线段aa’的剖面图，图2b为图1中沿线段bb’的剖面图。在一些实施例中，横向扩散金属氧化物半导体场效应晶体管100为高压元件，其操作电压范围为100v至800v。

根据一些实施例，如图2a所绘示，横向扩散金属氧化物半导体场效应晶体管100包括一基板102。此基板102可为半导体基板，其可包括元素半导体，例如硅(si)、锗(ge)等；化合物半导体，例如氮化镓(gan)、碳化硅(sic)、砷化镓(gaas)、磷化镓(gap)、磷化铟(inp)、砷化铟(inas)、锑化铟(insb)等；合金半导体，例如硅锗合金(sige)、磷砷镓合金(gaasp)、砷铝铟合金(alinas)、砷铝镓合金(algaas)、砷铟镓合金(gainas)、磷铟镓合金(gainp)、磷砷铟镓合金(gainasp)、或上述材料的组合。此外，基板102也可以是绝缘层上覆半导体(semiconductoroninsulator)基板。在一些实施例中，基板102具有第一导电类型。

根据一些实施例，如图2a所绘示，横向扩散金属氧化物半导体场效应晶体管100包括本体区104、飘移区106、及阱108，其设置于基板102的上部。在一些实施例中，本体区104、飘移区106、及阱108通过图案化掩膜对基板102进行离子注入所形成。在一些实施例中，本体区104具有第一导电类型，而飘移区106与阱108具有与第一导电类型相反的第二导电类型。举例来说，当第一导电类型为p型时，第二导电类型为n型。在其他实施例中，当第一导电类型为n型时，第二导电类型为p型。在一些实施例中，p型掺质可包括硼、镓、铝、铟、三氟化硼离子(bf3⁺)、或前述的组合，n型掺质可包括磷、砷、氮、锑、或前述的组合。在一些实施例中，本体区104的掺杂浓度介于5e16/cm³至5e18/cm³之间，飘移区106的掺杂浓度介于1e16/cm³至5e17/cm³之间，阱108的掺杂浓度介于1e16/cm³至5e18/cm³之间。在一些实施例中，阱108的掺杂浓度大于或等于飘移区106的掺杂浓度，以获得较好的元件特性。

根据一些实施例，如图2a所绘示，横向扩散金属氧化物半导体场效应晶体管100更包括源极区110、漏极区112、基极区114、及掺杂区116。源极区110与基极区114设置于邻近基板102上表面的本体区104中，且源极区110邻接(adjoin)基极区114。漏极区112设置于邻近基板102上表面的飘移区106中。掺杂区116设置于邻近基板102上表面的阱108中。在一些实施例中，源极区110、漏极区112、基极区114、及掺杂区116通过图案化掩膜对基板102进行离子注入所形成。在一些实施例中，基极区114具有第一导电类型，其掺杂浓度高于本体区104的第一导电类型掺杂浓度，掺杂区116亦具有第一导电类型，而源极区110及漏极区112均具有第二导电类型，其掺杂浓度均高于飘移区106的第二导电类型掺杂浓度。在一些实施例中，源极区110的掺杂浓度介于5e19/cm³至1e21/cm³之间，漏极区112的掺杂浓度介于5e19/cm³至1e21/cm³之间，基极区114的掺杂浓度介于5e19/cm³至1e21/cm³之间，而掺杂区116的掺杂浓度介于5e19/cm³至1e21/cm³之间。

根据一些实施例，如图2a所绘示，横向扩散金属氧化物半导体场效应晶体管100更包括重掺杂漏极区118。重掺杂漏极区118设置于邻近基板102上表面的飘移区106中，且包围漏极区112。在一些实施例中，重掺杂漏极区118通过图案化掩膜对基板102进行离子注入所形成。在一些实施例中，重掺杂漏极区118具有第二导电类型，其掺杂浓度高于飘移区106的第二导电类型掺杂浓度并低于漏极区112的第二导电类型掺杂浓度。在一些实施例中，重掺杂漏极区118的掺杂浓度介于1e17/cm³至5e18/cm³之间。重掺杂漏极区118可降低掺杂梯度(dopinggradient)，而可降低漏极端的电场强度。

根据一些实施例，如图2a所绘示，横向扩散金属氧化物半导体场效应晶体管100更包括形成于基板102上的多个隔离区120a及120b，其中隔离区120a位于源极区110与漏极区112之间的飘移区106上。在一些实施例中，隔离区120a及120b可为场氧化物(fieldoxide)。在一些实施例中，隔离区120a及120b可为局部硅氧化层(localoxidationofsilicon，locos)。在另一些实施例中，隔离区120a及120b可为浅沟槽隔离(shallowtrenchisolation，sti)结构。

根据一些实施例，如图2a所绘示，横向扩散金属氧化物半导体场效应晶体管100更包括形成于隔离区120a之下的顶掺杂区(topdopingregion)122。在一些实施例中，可于形成隔离区120a前，通过图案化掩膜对基板102进行离子注入形成顶掺杂区122。在一些实施例中，顶掺杂区122具有第一导电类型。在一些实施例中，顶掺杂区122的掺杂浓度介于1e17/cm³至5e18/cm³之间。在一些实施例中，顶掺杂区122的面积小于隔离区120a的面积。在一些实施例中，顶掺杂区122未邻接重掺杂漏极区118，而是与重掺杂漏极区118相隔一段距离。在一些实施例中，顶掺杂区122的掺杂深度以及掺杂浓度为均匀分布。顶掺杂区122可降低表面电场，进而改善横向扩散金属氧化物半导体场效应晶体管100的崩溃电压及导通电阻(on-resistance，ron)。

根据一些实施例，如图2a所绘示，横向扩散金属氧化物半导体场效应晶体管100更包括栅极124，其位于本体区104及飘移区106上，且延伸覆盖一部分隔离区120a。横向扩散金属氧化物半导体场效应晶体管100亦包括位于阱108之上，且位于掺杂区116之间的电容126。在一些实施例中，栅极124及电容126可包括介电层124a及126a，及位于介电层124a及126a上方的电极层124b及126b。在一些实施例中，可同时形成介电层124a及126a，亦可同时形成电极层124b及126b。在一些实施例中，电容126的电极层126b接地。

在一些实施例中，介电层124a及126a可包括氧化硅(siliconoxide)、氮化硅(siliconnitride)、氮氧化硅(siliconoxynitride)、高介电常数(high-k)(亦即介电常数大于3.9)的介电材料例如hfo2、lao、alo、zro、tio、ta2o5、y2o3、srtio3、batio3、bazro、hfzro、hflao、hftao、hfsio、hfsion、hftio、lasio、alsio、(ba、sr)tio3、al2o3、或上述的组合。介电层124a及126a可使用合适的氧化工艺(例如干氧化工艺或湿氧化工艺)、沉积工艺(例如化学气相沉积(chemicalvapordeposition)工艺或原子层沉积(atomiclayerdeposition，ald)工艺)、其他合适的工艺、或上述的组合成长。在一些实施例中，介电层124a及126a可使用热氧化工艺，在含氧或含氮(例如含no或n2o)的环境下热成长，在形成电极层124b及126b前形成介电层124a及126a。

在一些实施例中，在介电层124a及126a上形成电极层124b及126b。电极层124b及126b可包括多晶硅、金属(例如钨、钛、铝、铜、钼、镍、铂、其相似物、或以上的组合)、金属合金、金属氮化物(例如氮化钨、氮化钼、氮化钛、氮化钽、其相似物、或以上的组合)、金属硅化物(例如硅化钨、硅化钛、硅化钴、硅化镍、硅化铂、硅化铒、其相似物、或以上的组合)、金属氧化物(氧化钌、氧化铟锡、其相似物、或以上的组合)、其他适用的材料、或上述的组合。电极层124b及126b可使用化学气相沉积工艺(chemicalvapordeposition，cvd)(例如低压气相沉积工艺(lowpressurechemicalvapordeposition，lpcvd)或电浆辅助化学气相沉积工艺(plasmaenhancedchemicalvapordeposition，pecvd))、物理气相沉积工艺(physicalvapordeposition，pvd)(例如电阻加热蒸镀法、电子束蒸镀法、或溅射法)、电镀法、原子层沉积工艺(atomiclayerdeposition，ald)、其他合适的工艺、或上述的组合于基板102上形成电极材料，再以光刻与刻蚀工艺将的图案化形成电极层124b及126b。

在一些实施例中，如图2a所示，以电极层126b及阱108作为电容126的两电极，而在电极层126b及阱108中间夹以介电层126a以组成电容126。

在一些实施例中，可以同一道沉积与图案化工艺同时形成栅极124与电容126的介电层126a与电极层126b，以简化工艺及降低成本。

在一些实施例中，横向扩散金属氧化物半导体场效应晶体管100的俯视图如图1所绘示，栅极124为回圈形(loopshape)，包括环形(ring)、圆形(circle)、椭圆形(oval)、及赛道形(racetrack)。栅极124具有一缺口128，漏极区112位于栅极124的内侧，而源极区110位于栅极124的外侧，电容126环绕栅极124。在一些实施例中，栅极124、源极区110、与电容126大抵相对于漏极区112共轴(coaxial)。在如图1所示的实施例中，漏极区112、栅极124、源极区110、与电容126大抵为圆形(circle)。在一些实施例中，如图1所示，隔离区120a位于漏极区112与栅极124之间，而隔离区120b位于源极区110与电容126之间。在一些实施例中，如图1所绘示，隔离区120a与隔离区120b在缺口128处连接而成为隔离区120。

在一些实施例中，如图1及图2a至图2b所绘示，由于在缺口128处飘移区106与阱108的整体阻值较低，当静电放电发生时，静电放电电流130经由缺口128流向接地的电容126，由电容126释放静电放电电流130，而不会流向栅极124，避免造成栅极124的损害。此外，由于电容126仅允许交流电流如静电放电电流130通过，而不允许直流电流通过，因此横向扩散金属氧化物半导体场效应晶体管100的直流电性并不因设置电容126而有所改变，而可同时维持横向扩散金属氧化物半导体场效应晶体管100的直流效能。

应注意的是，图1所绘示的横向扩散金属氧化物半导体场效应晶体管100仅为一范例，但本发明实施例并不以此为限。在一些实施例中，电容126依设计或工艺需求可为圆形、椭圆形、赛道(racetrack)形、或其他合适的形状。通过调整横向扩散金属氧化物半导体场效应晶体管形状中直线部分与曲线部分的比例，可调整整体的电场分布，更进一步调整元件的崩溃电压。在一些实施例中，栅极124可具有一或多个缺口128，视产品需求而定。

图3为根据一些实施例绘示出横向扩散金属氧化物半导体场效应晶体管200的剖面图。图3为沿栅极缺口处的剖面图。其中与前述实施例相同或相似的工艺或元件将沿用相同的元件符号，其详细内容将不再赘述。与前述实施例不同之处在于，在飘移区106及阱108的下方设有埋藏层232。在一些实施例中，埋藏层232仅位于栅极缺口处的飘移区106及阱108的下方。在另一些实施例中，埋藏层232可位于回圈形栅极处的飘移区106及阱108的下方。在一些实施例中，埋藏层232位于部分飘移区106及全部阱108的下方。在一些实施例中，可于形成飘移区106及阱108之前，通过图案化掩膜对基板102进行离子注入形成埋藏层232。在一些实施例中，埋藏层232具有第二导电类型，其掺杂浓度高于飘移区106的第二导电类型掺杂浓度。在一些实施例中，埋藏层232的掺杂浓度介于1e17/cm³至1e19/cm³之间。

在图3所示的实施例中，由于埋藏层232的掺杂浓度较高，可更进一步降低阻值，使得静电放电发生时，静电放电电流130更倾向经由缺口流向接地的电容126，由电容126释放静电放电电流130，而不会流向栅极，避免造成栅极的损害。

图4为根据一些实施例绘示出横向扩散金属氧化物半导体场效应晶体管300的剖面图。图4为沿栅极缺口处的剖面图。其中与前述实施例相同或相似的工艺或元件将沿用相同的元件符号，其详细内容将不再赘述。与前述实施例不同之处在于，隔离区120之下的顶掺杂区(topdopingregion)322的掺杂深度并非均匀分布，而是由电容126至漏极区112的方向呈线性递减。

在一些实施例中，可于形成隔离区120前，通过图案化掩膜对基板102进行离子注入形成顶掺杂区322。在一些实施例中，图案化掩膜在顶掺杂区322预定区形成非等宽度及非等间距的光刻胶图案(图未示)，其中靠近电容126处光刻胶图案彼此相距较远，无光刻胶区宽度比较宽，而靠近漏极区112处光刻胶图案彼此相距较近，无光刻胶区宽度比较窄。如此一来，进行离子注入时，靠近电容126处注入的掺质较多且较深，靠近漏极区112注入的掺质较少且较浅。经过退火工艺之后，形成如图4中所绘示之顶掺杂区322的轮廓。在一些实施例中，顶掺杂区322的掺杂深度由电容126至漏极区112的方向呈线性递减。在一些实施例中，顶掺杂区322的掺杂浓度由电容126至漏极区112的方向亦呈线性递减。如此一来，可更进一步改善横向扩散金属氧化物半导体场效应晶体管300的崩溃电压及导通电阻(on-resistance，ron)。

在图4所示的实施例中，由于顶掺杂区322的掺杂深度呈线性递减，可改善崩溃电压及导通电阻，同时在静电放电发生时，静电放电电流130经由缺口流向接地的电容126，由电容126释放静电放电电流130，而不会流向栅极，避免造成栅极的损害。

图5为根据一些实施例绘示出横向扩散金属氧化物半导体场效应晶体管400的剖面图。图5为沿栅极缺口处的剖面图。其中与前述实施例相同或相似的工艺或元件将沿用相同的元件符号，其详细内容将不再赘述。与图3的实施例不同之处在于，在缺口处阱408的掺杂浓度大于图3的阱108的掺杂浓度，此外，埋藏层432的长度亦较图3的埋藏层232短。在一些实施例中，阱408的掺杂浓度介于1e16/cm³至5e18/cm³之间，飘移区106的掺杂浓度介于1e16/cm³至5e17/cm³之间。

在图5所示的实施例中，由于阱408的掺杂浓度较高，因此可更进一步降低阻值，使得静电放电发生时，静电放电电流130更倾向经由缺口流向接地的电容126，由电容126释放静电放电电流130，而不会流向栅极，避免造成栅极的损害。此外，由于阱408已降低阻值，可缩短埋藏层432的长度，可达到利用电容126释放静电放电电流130的效果。

根据一些实施例，图6绘示出本发明一些实施例的横向扩散金属氧化物半导体场效应晶体管500的俯视图，图7绘示出本发明一些实施例的横向扩散金属氧化物半导体场效应晶体管500的剖面图。图7为图6中沿线段aa’的剖面图。其中与前述实施例相同或相似的工艺或元件将沿用相同的元件符号，其详细内容将不再赘述。与前述实施例不同之处在于，前述实施例中，源极区与漏极区为回圈形结构，而如图6所示的实施例中，源极区110与漏极区112呈指状交叉(interdigitatedfingers)。此外，前述实施例中电容126包围栅极124，而如图6所示的实施例中，电容526位于邻近源极区110尖部的两隔离区520a及520b之间。

根据一些实施例，如图7所示，隔离区520a位于邻近漏极区112的飘移区106中，隔离区520b位于邻近栅极124的飘移区106中。顶掺杂区522a位于隔离区520a之下，其面积小于隔离区520a的面积，顶掺杂区522b位于隔离区520b之下，其面积小于隔离区520b的面积。在一些实施例中，顶掺杂区522a与顶掺杂区522b相隔一段距离。在一些实施例中，顶掺杂区522a及522b均具有第一导电类型。在一些实施例中，顶掺杂区522a及522b的掺杂浓度介于1e17/cm³至5e18/cm³之间。

在一些实施例中，电容526邻近源极区110的尖部，且位于隔离区520a及520b之间的飘移区106之上。在一些实施例中，电容526与栅极124以隔离区520b隔离，电容526与漏极区112以隔离区520a隔离。在一些实施例中，电容526可包括介电层及位于栅极介电层上方的电极层(未绘示)，电容526的另一电极为飘移区106。在一些实施例中，电容526的电极层接地。

根据一些实施例，如图7所绘示，横向扩散金属氧化物半导体场效应晶体管500更包括覆盖于基板102上的层间介电层(interlayerdielectric，ild)534。在一些实施例中，层间介电层534可包括一或多种单层或多层介电材料，例如氧化硅、氮化硅、氮氧化硅、四乙氧基硅烷(tetraethoxysilane，teos)、磷硅玻璃(phosphosilicateglass，psg)、硼磷硅酸盐玻璃borophosphosilicateglass，bpsg)、低介电常数介电材料、及/或其他适用的介电材料。低介电常数介电材料可包括但不限于氟化石英玻璃(fluorinatedsilicaglass，fsg)、氢倍半硅氧烷(hydrogensilsesquioxane，hsq)、掺杂碳的氧化硅、非晶质氟化碳(fluorinatedcarbon)、聚对二甲苯(parylene)、苯并环丁烯(bis-benzocyclobutenes，bcb)、或聚酰亚胺(polyimide)。在一些实施例中，层间介电层534可使用化学气相沉积(chemicalvapordeposition，cvd)(例如高密度电浆化学气相沉积(high-densityplasmachemicalvapordeposition，hdpcvd)、大气压化学气相沉积(atmosphericpressurechemicalvapordeposition，apcvd)、低压化学气相沉积(low-pressurechemicalvapordeposition，lpcvd)、或电浆辅助化学气相沉积(plasmaenhancedchemicalvapordeposition，pecvd))、物理气相沉积(physicalvapordeposition，pvd)、原子层沉积(atomiclayerdeposition，ald)、旋转涂布(spin-oncoating)、其他适合技术、或上述的组合形成。

在一些实施例中，如图6至图7所绘示，横向扩散金属氧化物半导体场效应晶体管500更包括内连结构，包括源极金属(sourcemetal)536及接点538。在一些实施例中，源极金属536电连接源极区110。源极金属536影响电场分布，进一步影响横向扩散金属氧化物半导体场效应晶体管500的崩溃电压。

在一些实施例中，可使用光刻工艺(例如覆盖光刻胶、软烤(softbaking)、曝光、曝光后烘烤、显影、其他合适的技术、或上述的组合)及刻蚀工艺(例如湿刻蚀工艺、干刻蚀工艺、其他合适的技术、或上述的组合)、其他合适的技术、或上述的组合在层间介电层534中形成开口(图未示)。接着，在开口中填充导电材料，以形成接点538。在一些实施例中，接点538的导电材料包括金属材料(例如钨、铝、或铜)、金属合金、多晶硅、其他合适的材料、或上述的组合。接点538可使用物理气相沉积工艺(physicalvapordeposition，pvd)(例如蒸镀法或溅射法)、电镀法、原子层沉积工艺(atomiclayerdeposition，ald)、其他合适的工艺、或上述的组合沉积导电材料，并选择性地进行化学机械研磨(chemicalmechanicalpolishing，cmp)或回蚀以去除多余的导电材料形成接点538。

在一些实施例中，填充接点538的导电材料之前，可于开口的侧壁及底部形成阻障层(barrierlayer)(图未示)，以防止接点538的导电材料扩散至层间介电层534。阻障层的材料可为氮化钛(tin)、钛(ti)、钽(ta)、氮化钽(tan)、钨(w)、氮化钨(wn)、其他合适的材料、或上述的组合。阻障层可使用物理气相沉积工艺(例如蒸镀法或溅射法)、原子层沉积工艺、电镀法、其他合适的工艺、或上述的组合沉积阻障层材料。

在一些实施例中，源极金属536形成于层间介电层534之上。在一些实施例中，源极金属536可包括cu、w、ag、ag、sn、ni、co、cr、ti、pb、au、bi、sb、zn、zr、mg、in、te、ga、其他合适的金属材料、上述的合金、或上述的组合。在一些实施例中，源极金属536可包括ti/tin/alcu/tin的堆迭结构。在一些实施例中，在层间介电层534上以物理气相沉积工艺(例如蒸镀法或溅射法)、电镀法、原子层沉积工艺、其他适合的工艺、或上述的组合形成毯覆(blanket)金属层(未绘示)。接着，以图案化工艺图案化毯覆金属层以形成源极金属536。在一些实施例中，图案化工艺包括光刻工艺(例如覆盖光刻胶、软烤(softbaking)、曝光、曝光后烘烤、显影、其他合适的技术、或上述的组合)、刻蚀工艺(例如湿刻蚀工艺、干刻蚀工艺、其他合适的技术、或上述的组合)、其他合适的技术、或上述的组合。

根据一些实施例，图6绘示出源极金属536的边缘536e。值得注意的是，从源极区110至源极金属536的边缘536e均为源极金属536的覆盖范围。然而为简化图式，于此处仅绘示出源极金属536的边缘536e，以便于理解源极金属536之下的结构。

如图6所绘示，源极金属536的边缘536e在源极区110的尖部与漏极区112相距距离xa，而源极金属536的边缘536e在源极区110的侧部与漏极区112相距距离xb。在一些实施例中，距离xa与距离xb大抵相同。如此一来，可获得较佳的电场分布，进一步获得较佳的横向扩散金属氧化物半导体场效应晶体管500的崩溃电压。

在一些实施例中，如图7所绘示，源极金属536覆盖电容526。如此一来，设置电容526并不影响电场分布，即不影响横向扩散金属氧化物半导体场效应晶体管500的崩溃电压。并且，电容526完全位于源极金属536的下方，并不需要额外的面积设置电容526。

在图6及图7所示的实施例中，在指状交叉的横向扩散金属氧化物半导体场效应晶体管500中，由于电容526设置于漏极区112与栅极124之间，当静电放电发生时，静电放电电流530即流向较近的接地电容526，由电容526释放静电放电电流530，而不会流向栅极124，避免造成栅极124的损害。此外，由于电容526位于源极金属536的下方，并不需要额外的面积，亦不影响电场分布及崩溃电压。

综上所述，本发明实施例提供一种横向扩散金属氧化物半导体(lateraldiffusedmetaloxidesemiconductor，ldmos)场效应晶体管，利用将电容嵌入于元件之中，可提供释放静电放电电流的路径，而使静电放电电流不流经栅极而损伤栅极。加入电容并不影响元件的直流效能，也不会明显增加元件面积。

上述内容概述许多实施例的特征，因此任何所属技术领域中相关技术人员，可更加理解本发明实施例的各面向。任何所属技术领域中相关技术人员，可能无困难地以本发明实施例为基础，设计或修改其他工艺及结构，以达到与本发明实施例相同的目的及/或得到相同的优点。任何所属技术领域中相关技术人员也应了解，在不脱离本发明实施例的精神和范围内做不同改变、代替及修改，如此等效的创造并没有超出本发明实施例的精神及范围。