一种像素结构及其制作方法与流程

本发明涉及医疗辐射成像、工业探伤、安检等领域，特别是涉及一种像素结构及其制作方法。

背景技术：

平板图像传感器，特别是大尺寸平板图像传感器，面积通常数十厘米，数百万至千万像素。通常应用于医疗辐射成像、工业探伤、安检等领域。在x射线图像探测器的应用中，一般要求面积达到43cm*43cm，所以目前都是非晶硅技术为主流。

如图1所示，常见的非晶硅技术的大平板图像传感器一般包括：基板1(可以是玻璃或塑料等材料)，所有的传感器都放置于所述基板1上；像素单元2，各像素单元2以二维阵列排布在所述基板1上，每个像素单元2一般包括一个光电二极管pd(photodiode)及一个开关元件tft，所述光电二极管pd通过像素电极与所述开关元件tft连接；用于控制各像素单元2的扫描线3及数据线4；以及用于提供各光电二极管pd电压的公共电极5。其基本原理是，所述公共电极5施加一负电压(比如-8v)，将所述光电二极管pd置于反偏状态，所述数据线4接0v左右，所述扫描线3接-10v左右以将所述开关元件tft关闭；当光照后，所述光电二极管pd产生光电荷，所述扫描线3接15v左右电压以将所述开关元件tft打开，所述光电二极管pd产生的光电荷通过所述数据线4流到外部电路，完成一行数据读取；之后开关元件tft关闭，再进行下一行扫描。

现有像素结构一般采用非晶硅tft/非晶硅二极管结构，其俯视图如图2所示，图2沿aa’方向的截面图如图3所示；由图3可知，现有像素结构在制作过程中，需要使用7次光刻(也即7个掩膜板)以分别形成栅极102、有源区104、源漏极105、第二钝化层106、二极管107、过孔109及公共电极110；而且在制作过程中，需要两次非晶硅的制作，以分别形成开关元件的有源区和二极管的本征区。可见，现有像素结构的制作方法因光刻次数较多，导致生产成本较高。

鉴于此，有必要设计一种新的像素结构及其制作方法用以解决上述技术问题。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种像素结构及其制作方法，用于解决现有制作方法中因光刻次数较多导致生产成本较高的问题。

为实现上述目的及其他相关目的，本发明提供一种像素结构的制作方法，所述制作方法包括：

s1：提供一基板，并于所述基板的上表面由下至上依次形成第一金属层和n型重掺杂层；

s2：基于第一掩膜板，对所述n型重掺杂层和所述第一金属层进行刻蚀，使所述第一金属层于所述基板上形成数据线、漏极、源极和底电极；其中，所述漏极和所述源极所在区域为开关管区域，所述底电极所在区域为二极管区域，并且所述漏极和所述数据线电连接，所述源极和所述底电极电连接；

s3：于s2所得结构的上表面形成有源材料层，并基于第二掩膜板，对所述有源材料层和所述n型重掺杂层进行刻蚀，使所述n型重掺杂层于所述开关管区域形成第一接触区和第二接触区、于所述二极管区域形成n型区，同时使所述有源材料层于所述开关管区域形成有源区、于所述二极管区域形成本征区；

s4：于s3所得结构的上表面由下至上依次形成p型重掺杂层和顶电极材料层，并基于第三掩膜板，对所述顶电极材料层和所述p型重掺杂层进行刻蚀，使所述p型重掺杂层于所述二极管区域形成p型区，所述顶电极材料层于所述二极管区域形成顶电极；其中，所述n型区、所述本征区和所述p型区构成pin结；

s5：于s4所得结构的上表面形成绝缘层，并基于第四掩膜板，对所述绝缘层进行刻蚀，以于所述二极管区域上方形成暴露出所述顶电极的过孔；以及

s6：于s5所得结构的上表面形成第二金属层，并基于第五掩膜板，对所述第二金属层进行刻蚀，使所述第二金属层于所述开关管区域形成栅电极以构成顶栅结构开关管、于所述二极管区域上方形成填充所述过孔的公共电极、于所述开关管区域外侧形成与所述栅电极电连接的扫描线；其中，所述公共电极和所述底电极电连接。

可选地，所述制作方法还包括s7：于s6所得结构的上表面形成保护层的步骤。

可选地，采用涂布工艺形成所述保护层。

可选地，s2中形成所述数据线、漏极、源极和底电极的具体方法包括：

s2-1a：于所述n型重掺杂层的上表面旋涂光刻胶，并基于所述第一掩膜板，对所述光刻胶进行曝光、显影，以形成图形化的光刻胶层；

s2-2a：以所述图形化的光刻胶层为掩膜，依次对所述n型重掺杂层和所述第一金属层进行刻蚀，使所述第一金属层于所述基板上形成数据线、漏极、源极和底电极；及

s2-3a：去除所述图形化的光刻胶层。

可选地，s2中形成所述数据线、漏极、源极和底电极的具体方法包括：

s2-1b：于所述n型重掺杂层的上表面旋涂光刻胶，并基于所述第一掩膜板，对所述光刻胶进行曝光、显影，以形成图形化的光刻胶层；

s2-2b：以所述图形化的光刻胶层为掩膜，对所述n型重掺杂层进行刻蚀，以将所述图形化的光刻胶层中的光刻图形转移至所述n型重掺杂层中；

s2-3b：去除所述图形化的光刻胶层；

s2-4b：以刻蚀后的所述n型重掺杂层为掩膜，对所述第一金属层进行刻蚀，使所述第一金属层于所述基板上形成数据线、漏极、源极和底电极。

可选地，s3中形成所述第一接触区、所述第二接触区、所述n型区、所述有源区和所述本征区的具体方法包括：

s3-1a：于所述有源材料层的上表面旋涂光刻胶，并基于所述第二掩膜板，对所述光刻胶进行曝光、显影，以形成图形化的光刻胶层；

s3-2a：以所述图形化的光刻胶层为掩膜，依次对所述有源材料层和所述n型重掺杂层进行刻蚀，使所述n型重掺杂层于所述开关管区域形成第一接触区和第二接触区、于所述二极管区域形成n型区，同时使所述有源材料层于所述开关管区域形成有源区、于所述二极管区域形成本征区；及

s3-3a：去除所述图形化的光刻胶层。

可选地，s3中形成所述第一接触区、所述第二接触区、所述n型区、所述有源区和所述本征区的具体方法包括：

s3-1b：于所述有源材料层的上表面旋涂光刻胶，并基于所述第二掩膜板，对所述光刻胶进行曝光、显影，以形成图形化的光刻胶层；

s3-2b：以所述图形化的光刻胶层为掩膜，对所述有源材料层进行刻蚀，以将所述图形化的光刻胶层中的光刻图形转移至所述有源材料层中，使所述有源材料层于所述开关管区域形成有源区、于所述二极管区域形成本征区；

s3-3b：去除所述图形化的光刻胶层；

s3-4b：以刻蚀后的所述有源材料层为掩膜，对所述n型重掺杂层进行刻蚀，使所述n型重掺杂层于所述开关管区域形成第一接触区和第二接触区、于所述二极管区域形成n型区。

可选地，所述第一接触区和所述漏极形成欧姆接触，所述第二接触区和所述源极形成欧姆接触。

可选地，s4中形成所述p型区和所述顶电极的具体方法包括：

s4-1a：于所述顶电极材料层的上表面旋涂光刻胶，并基于所述第三掩膜板，对所述光刻胶进行曝光、显影，以形成图形化的光刻胶层；

s4-2a：以所述图形化的光刻胶层为掩膜，依次对所述顶电极材料层和所述p型重掺杂层进行刻蚀，使所述p型重掺杂层于所述二极管区域形成p型区，所述顶电极材料层于所述二极管区域形成顶电极；及

s4-3a：去除所述图形化的光刻胶层。

可选地，s4中形成所述p型区和所述顶电极的具体方法包括：

s4-1b：于所述顶电极材料层的上表面旋涂光刻胶，并基于所述第三掩膜板，对所述光刻胶进行曝光、显影，以形成图形化的光刻胶层；

s4-2b：以所述图形化的光刻胶层为掩膜，对所述顶电极材料层进行刻蚀，以将所述图形化的光刻胶层中的光刻图形转移至所述顶电极材料层中，使所述顶电极材料层于所述二极管区域形成顶电极；

s4-3b：去除所述图形化的光刻胶层；

s4-4b：以刻蚀后的所述顶电极材料层为掩膜，对所述p型重掺杂层进行刻蚀，使所述p型重掺杂层于所述二极管区域形成p型区。

可选地，s4中对所述p型重掺杂层进行刻蚀时，还包括对所述有源区进行减薄的步骤。

可选地，通过设置所述p型重掺杂层的实际刻蚀时间大于去除所述p型重掺杂层所需的刻蚀时间来实现对所述有源区进行减薄。

可选地，减薄后的所述有源区厚度相对于原始有源区厚度的比值为1/20～1/2。

可选地，s5中形成所述过孔的具体方法包括：

s5-1：于所述绝缘层的上表面旋涂光刻胶，并基于所述第四掩膜板，对所述光刻胶进行曝光、显影，以形成图形化的光刻胶层；

s5-2：以所述图形化的光刻胶层为掩膜，对所述绝缘层进行刻蚀，以于所述二极管区域上方形成暴露出所述顶电极的过孔；及

s5-3：去除所述图形化的光刻胶层。

可选地，s6中形成所述栅电极、所述公共电极和所述扫描线的具体方法包括：

s6-1：于所述第二金属层的上表面旋涂光刻胶，并基于所述第五掩膜板，对所述光刻胶进行曝光、显影，以形成图形化的光刻胶层；

s6-2：以所述图形化的光刻胶层为掩膜，对所述第二金属层进行刻蚀，使所述第二金属层于所述开关管区域形成栅电极、于所述二极管区域上方形成填充所述过孔的公共电极、于所述开关管区域外侧形成与所述栅电极电连接的扫描线；及

s6-3：去除所述图形化的光刻胶层。

本发明还提供了一种像素结构，所述像素结构包括：

基板，

形成于所述基板上表面的数据线、漏极、源极和底电极，所述漏极和所述源极所在区域为开关管区域，所述底电极所在区域为二极管区域，并且所述漏极和所述数据线电连接，所述源极和所述底电极电连接；

形成于所述开关管区域的第一接触区和第二接触区，及形成于所述二极管区域的n型区；所述第一接触区位于所述漏极的上表面，所述第二接触区位于所述源极的上表面，所述n型区位于所述底电极的上表面；

形成于所述开关管区域的有源区，及形成于所述二极管区域的本征区；所述有源区位于所述第一接触区上表面、所述第二接触区上表面、所述第一接触区和所述第二接触区之间的所述基板的上表面，所述本征区位于所述n型区的上表面；

形成于所述二极管区域的p型区和顶电极；其中，所述p型区位于所述本征区的上表面，所述顶电极位于所述p型区的上表面，且所述n型区、所述本征区和所述p型区构成pin结；

形成于所述开关管区域及其外侧、所述二极管区域上方及其外侧的绝缘层，所述绝缘层于所述二极管区域上方形成暴露出所述顶电极的过孔；

形成于所述开关管区域的栅电极，所述栅电极位于所述绝缘层的上表面，以使所述开关管构成顶栅结构开关管；

形成于所述二极管区域上方的公共电极，所述公共电极位于所述绝缘层的上表面及所述过孔中，且与所述顶电极电连接；以及

形成于所述开关管区域外侧的扫描线，所述扫描线位于所述绝缘层的上表面，且与所述栅电极电连接。

可选地，所述像素结构还包括：形成于所述所述开关管区域上方及其外侧、所述二极管区域上方及其外侧的保护层。

可选地，所述有源区厚度相对于所述本征区厚度的比值为1/20～1/2。

可选地，所述第一接触区与所述漏极形成欧姆接触，所述第二接触区与所述源极形成欧姆接触。

如上所述，本发明的像素结构及其制作方法，具有以下有益效果：本发明通过使用顶栅结构tft及pin结构pd，并且在制作过程中，数据线、tft的源极和漏极和pd的底电极为同一层(即通过同一光刻板制作完成)，tft的有源区和pd的本征区为同一层(即通过同一光刻板制作完成)，扫描线、公共电极和tft的栅电极为同一层(即通过同一光刻板制作完成)，实现仅通过5次光刻工艺(也即5个掩膜板)即可完成本发明所述像素结构的制作，大大降低了工艺难度和生产成本；本发明还通过将tft的有源区和pd的本征区于同一层非晶硅上实现，大大提高了本发明所述像素结构的良率；同时本发明更通过定义底电极和有源区的掩膜板来定义第一接触区、第二接触区和n型区的形状，而无需额外的掩膜板，从而进一步减少了光刻的次数，以实现进一步降低工艺难度和生产成本。

附图说明

图1显示为现有技术中大平板图像传感器的结构示意图。

图2显示为现有技术中像素单元的俯视图。

图3显示为图2所示像素单元沿aa’方向的截面图。

图4显示为本发明所述像素结构的制作方法流程图。

图5至图16显示为本发明所述像素结构中各制作步骤的结构示意图。

图17显示为本发明所述像素结构的俯视图，其中，图16为图17所示像素结构沿bb’方向的截面图。

元件标号说明

1基板2像素单元

3扫描线4数据线

5公共电极

101基板102栅极

103第一钝化层104有源区

105源漏极106第二钝化层

107二极管108绝缘层

109过孔110公共电极

201基板202第一金属层

203n型重掺杂层204数据线

205漏极206源极

207底电极208有源材料层

209第一接触区210第二接触区

211n型区212有源区

213本征区214p型重掺杂层

215顶电极材料层216p型区

217顶电极218绝缘层

219过孔220第二金属层

221栅电极222公共电极

223扫描线224保护层

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图4至图17。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图4所示，本实施例提供一种像素结构的制作方法，所述制作方法包括：

s1：提供一基板201，并于所述基板201的上表面由下至上依次形成第一金属层202和n型重掺杂层203；

s2：基于第一掩膜板，对所述n型重掺杂层203和所述第一金属层202进行刻蚀，使所述第一金属层202于所述基板201上形成数据线204、漏极205、源极206和底电极207；其中，所述漏极205和所述源极206所在区域为开关管区域，所述底电极207所在区域为二极管区域，并且所述漏极205和所述数据线204电连接，所述源极206和所述底电极207电连接；

s3：于s2所得结构的上表面形成有源材料层208，并基于第二掩膜板，对所述有源材料层208和所述n型重掺杂层203进行刻蚀，使所述n型重掺杂层203于所述开关管区域形成第一接触区209和第二接触区210、于所述二极管区域形成n型区211，同时使所述有源材料层208于所述开关管区域形成有源区212、于所述二极管区域形成本征区213；

s4：于s3所得结构的上表面由下至上依次形成p型重掺杂层214和顶电极材料层215，并基于第三掩膜板，对所述顶电极材料层215和所述p型重掺杂层214进行刻蚀，使所述p型重掺杂层214于所述二极管区域形成p型区216，所述顶电极材料层215于所述二极管区域形成顶电极217；其中，所述n型区211、所述本征区213和所述p型区216构成pin结；

s5：于s4所得结构的上表面形成绝缘层218，并基于第四掩膜板，对所述绝缘层218进行刻蚀，以于所述二极管区域上方形成暴露出所述顶电极217的过孔219；以及

s6：于s5所得结构的上表面形成第二金属层210，并基于第五掩膜板，对所述第二金属层210进行刻蚀，使所述第二金属层210于所述开关管区域形成栅电极221以构成顶栅结构开关管、于所述二极管区域上方形成填充所述过孔219的公共电极222、于所述开关管区域外侧形成与所述栅电极221电连接的扫描线223；其中，所述公共电极222和所述底电极217电连接。

可见，本实施例通过使用顶栅结构tft及pin结构pd，并且在制作过程中，数据线、tft的源极和漏极和pd的底电极为同一层(即通过同一光刻板制作完成)，tft的有源区和pd的本征区为同一层(即通过同一光刻板制作完成)，扫描线、公共电极和tft的栅电极为同一层(即通过同一光刻板制作完成)，实现仅通过5次光刻工艺(也即5个掩膜板)即可完成所述像素结构的制作，大大降低了工艺难度和生产成本；本实施例还通过将tft的有源区和pd的本征区于同一层非晶硅上实现，大大提高了所述像素结构的良率；同时本实施例更通过定义底电极和有源区的掩膜板来定义第一接触区、第二接触区和n型区的形状，而无需额外的掩膜板，从而进一步减少了光刻的次数，以实现进一步降低工艺难度和生产成本。

下面请结合图4，参阅图5至图17对本实施例所述像素结构的制作方法进行详细说明。

如图5和图6所示，s1：提供一基板201，并于所述基板201的上表面由下至上依次形成第一金属层202和n型重掺杂层203。

作为示例，采用化学气相沉积或溅射等半导体工艺形成所述第一金属层202，所述第一金属层202可以为单层金属结构或多层金属叠层结构，如铝层金属结构、银层金属结构、铝/钼金属叠层结构或钼/铝/钼金属叠层结构等，其厚度一般为10nm～1000nm。

作为示例，所述n型重掺杂层203的具体形成方法包括：于所述第一金属层202的上表面形成一非晶硅层，然后对所述非晶硅层进行n型离子注入，以形成n型重掺杂层203；其中，注入离子为磷离子。具体的，所述n型重掺杂层203的厚度一般为10nm～200nm。

如图7所示，s2：基于第一掩膜板，对所述n型重掺杂层203和所述第一金属层202进行刻蚀，使所述第一金属层202于所述基板201上形成数据线204、漏极205、源极206和底电极207(具体如图7中虚线框所示)；其中，所述漏极205和所述源极206所在区域为开关管区域(具体如图16所示标识为tft的虚线框)，所述底电极207所在区域为二极管区域(具体如图16所示标识为pd的虚线框)，并且所述漏极205和所述数据线204电连接，所述源极206和所述底电极207电连接。

作为示例，形成所述数据线、漏极、源极和底电极的具体方法包括：

s2-1a：于所述n型重掺杂层203的上表面旋涂光刻胶，并基于所述第一掩膜板，对所述光刻胶进行曝光、显影，以形成图形化的光刻胶层；

s2-2a：以所述图形化的光刻胶层为掩膜，依次对所述n型重掺杂层203和所述第一金属层202进行刻蚀，使所述第一金属层202于所述基板201上形成数据线204、漏极205、源极206和底电极207；及

s2-3a：去除所述图形化的光刻胶层。

作为另一示例，形成所述数据线、漏极、源极和底电极的具体方法包括：

s2-1b：于所述n型重掺杂层203的上表面旋涂光刻胶，并基于所述第一掩膜板，对所述光刻胶进行曝光、显影，以形成图形化的光刻胶层；

s2-2b：以所述图形化的光刻胶层为掩膜，对所述n型重掺杂层203进行刻蚀，以将所述图形化的光刻胶层中的光刻图形转移至所述n型重掺杂层203中；

s2-3b：去除所述图形化的光刻胶层；

s2-4b：以刻蚀后的所述n型重掺杂层为掩膜，对所述第一金属层202进行刻蚀，使所述第一金属层202于所述基板201上形成数据线204、漏极205、源极206和底电极207。

如图8和图9所示，s3：于s2所得结构的上表面形成有源材料层208，并基于第二掩膜板，对所述有源材料层208和所述n型重掺杂层203进行刻蚀，使所述n型重掺杂层203于所述开关管区域形成第一接触区209和第二接触区210、于所述二极管区域形成n型区211，同时使所述有源材料层208于所述开关管区域形成有源区212、于所述二极管区域形成本征区213。

作为示例，采用化学气相沉积等半导体工艺形成所述有源材料层208，所述有源材料层208的材质为非晶硅，其厚度一般为300nm～3000nm。

作为示例，形成所述第一接触区、所述第二接触区、所述n型区、所述有源区和所述本征区的具体方法包括：

s3-1a：于所述有源材料层208的上表面旋涂光刻胶，并基于所述第二掩膜板，对所述光刻胶进行曝光、显影，以形成图形化的光刻胶层；

s3-2a：以所述图形化的光刻胶层为掩膜，依次对所述有源材料层208和所述n型重掺杂层203进行刻蚀，使所述n型重掺杂层203于所述开关管区域形成第一接触区209和第二接触区210、于所述二极管区域形成n型区211，同时使所述有源材料层208于所述开关管区域形成有源区212、于所述二极管区域形成本征区213；及

s3-3a：去除所述图形化的光刻胶层。

作为另一示例，形成所述第一接触区、所述第二接触区、所述n型区、所述有源区和所述本征区的具体方法包括：

s3-1b：于所述有源材料层208的上表面旋涂光刻胶，并基于所述第二掩膜板，对所述光刻胶进行曝光、显影，以形成图形化的光刻胶层；

s3-2b：以所述图形化的光刻胶层为掩膜，对所述有源材料层208进行刻蚀，以将所述图形化的光刻胶层中的光刻图形转移至所述有源材料层208中，使所述有源材料层208于所述开关管区域形成有源区212、于所述二极管区域形成本征区213；

s3-3b：去除所述图形化的光刻胶层；

s3-4b：以刻蚀后的所述有源材料层为掩膜，对所述n型重掺杂层203进行刻蚀，使所述n型重掺杂层203于所述开关管区域形成第一接触区209和第二接触区210、于所述二极管区域形成n型区211。

作为示例，所述第一接触区209和所述漏极205形成欧姆接触，所述第二接触区210和所述源极206形成欧姆接触。

如图10和图11所示，s4：于s3所得结构的上表面由下至上依次形成p型重掺杂层214和顶电极材料层215，并基于第三掩膜板，对所述顶电极材料层215和所述p型重掺杂层214进行刻蚀，使所述p型重掺杂层214于所述二极管区域形成p型区216，所述顶电极材料层215于所述二极管区域形成顶电极217；其中，所述n型区211、所述本征区213和所述p型区216构成pin结。

作为示例，所述p型重掺杂层214的具体形成方法包括：于所述第s3所得结构的上表面形成一非晶硅层，然后对所述非晶硅层进行p型离子注入，以形成p型重掺杂层214；其中，注入离子为硼离子。具体的，所述p型重掺杂层214的厚度一般为5nm～50nm，以保证形成的pn结具有较好的性能，能够实现减小对光的衰减。

作为示例，采用化学气相沉积或溅射等半导体工艺形成顶电极材料层215，所述顶电极材料层215的材质可以为氧化铟锡或其它透明导电材料(如氧化铟或银纳米管薄膜等)，其厚度一般为20nm～100nm。

作为示例，形成所述p型区和所述顶电极的具体方法包括：

s4-1a：于所述顶电极材料层215的上表面旋涂光刻胶，并基于所述第三掩膜板，对所述光刻胶进行曝光、显影，以形成图形化的光刻胶层；

s4-2a：以所述图形化的光刻胶层为掩膜，依次对所述顶电极材料层215和所述p型重掺杂层214进行刻蚀，使所述p型重掺杂层214于所述二极管区域形成p型区216，所述顶电极材料层215于所述二极管区域形成顶电极217；及

s4-3a：去除所述图形化的光刻胶层。

作为另一示例，形成所述p型区和所述顶电极的具体方法包括：

s4-1b：于所述顶电极材料层215的上表面旋涂光刻胶，并基于所述第三掩膜板，对所述光刻胶进行曝光、显影，以形成图形化的光刻胶层；

s4-2b：以所述图形化的光刻胶层为掩膜，对所述顶电极材料层215进行刻蚀，以将所述图形化的光刻胶层中的光刻图形转移至所述顶电极材料层215中，使所述顶电极材料层215于所述二极管区域形成顶电极217；

s4-3b：去除所述图形化的光刻胶层；

s4-4b：以刻蚀后的所述顶电极材料层为掩膜，对所述p型重掺杂层214进行刻蚀，使所述p型重掺杂层214于所述二极管区域形成p型区216。

作为示例，s4中对所述p型重掺杂层216进行刻蚀时，还包括对所述有源区212进行减薄的步骤，以降低暗电流，同时提高栅电极对有源区的控制能力。具体的，在本实施例中，由于所述p型重掺杂层和所述有源区均为非晶硅材质，故通过设置所述p型重掺杂层214的实际刻蚀时间大于去除所述p型重掺杂层所需的刻蚀时间即可实现对所述有源区进行减薄；如去除所述p型重掺杂层所需的刻蚀时间为m秒，为了实现对所述有源区的厚度进行减薄，只需设置实际刻蚀时间大于m秒即可，而具体的实际刻蚀时间需根据要减薄的厚度进行设置。需要注意的是，在对所述有源区进行减薄时，由于第一金属层和顶电极对所述非晶硅材料具有不同的刻蚀选择比，故增加实际刻蚀时间，不会对其它结构层产生影响。可选地，在本实施例中，减薄后的所述有源区厚度相对于原始有源区厚度的比值为1/20～1/2，也即减薄后有源区厚度与所述有源材料层厚度的比值为1/20～1/2。

如图12和图13所示，s5：于s4所得结构的上表面形成绝缘层218，并基于第四掩膜板，对所述绝缘层218进行刻蚀，以于所述二极管区域上方形成暴露出所述顶电极217的过孔219。

作为示例，采用化学气相沉积等半导体工艺形成所述绝缘层218，其材质为氮化硅或氧化硅，其厚度一般为50nm～200nm。

作为示例，形成所述过孔的具体方法包括：

s5-1：于所述绝缘层218的上表面旋涂光刻胶，并基于所述第四掩膜板，对所述光刻胶进行曝光、显影，以形成图形化的光刻胶层；

s5-2：以所述图形化的光刻胶层为掩膜，对所述绝缘层218进行刻蚀，以于所述二极管区域上方形成暴露出所述顶电极217的过孔219；及

s5-3：去除所述图形化的光刻胶层。

如图14和图15所示，s6：于s5所得结构的上表面形成第二金属层210，并基于第五掩膜板，对所述第二金属层210进行刻蚀，使所述第二金属层210于所述开关管区域形成栅电极221以构成顶栅结构开关管、于所述二极管区域上方形成填充所述过孔219的公共电极222、于所述开关管区域外侧形成与所述栅电极221电连接的扫描线223；其中，所述公共电极222和所述底电极217电连接。

作为示例，采用化学气相沉积或溅射等半导体工艺形成所述第二金属层210，所述第二金属层210可以为单层金属结构或多层金属叠层结构，如铝层金属结构、银层金属结构、铝/钼金属叠层结构或钼/铝/钼金属叠层结构等，其厚度一般为10nm～1000nm。

作为示例，形成所述栅电极、所述公共电极和所述扫描线的具体方法包括：

s6-1：于所述第二金属层210的上表面旋涂光刻胶，并基于所述第五掩膜板，对所述光刻胶进行曝光、显影，以形成图形化的光刻胶层；

s6-2：以所述图形化的光刻胶层为掩膜，对所述第二金属层210进行刻蚀，使所述第二金属层210于所述开关管区域形成栅电极221、于所述二极管区域上方形成填充所述过孔219的公共电极222、于所述开关管区域外侧形成与所述栅电极221电连接的扫描线223；及

s6-3：去除所述图形化的光刻胶层。

作为示例，如图16所示，所述制作方法还包括s7：于s6所得结构的上表面形成保护层224的步骤。具体的，采用涂布工艺形成所述保护层224。

如图16和图17所示，本实施例还提供了一种基于上述制作方法制作的像素结构，所述像素结构包括：

基板201，

形成于所述基板201上表面的数据线204、漏极205、源极206和底电极207，所述漏极205和所述源极206所在区域为开关管区域，所述底电极207所在区域为二极管区域，并且所述漏极205和所述数据线204电连接，所述源极206和所述底电极207电连接；

形成于所述开关管区域的第一接触区209和第二接触区210，及形成于所述二极管区域的n型区211；所述第一接触区209位于所述漏极205的上表面，所述第二接触区210位于所述源极206的上表面，所述n型区211位于所述底电极207的上表面；

形成于所述开关管区域的有源区212，及形成于所述二极管区域的本征区213；所述有源区212位于所述第一接触区209上表面、所述第二接触区210上表面、所述第一接触区209和所述第二接触区210之间的所述基板201的上表面，所述本征区213位于所述n型区211的上表面；

形成于所述二极管区域的p型区216和顶电极217；其中，所述p型区216位于所述本征区213的上表面，所述顶电极217位于所述p型区216的上表面，且所述n型区211、所述本征区213和所述p型区216构成pin结；

形成于所述开关管区域及其外侧、所述二极管区域上方及其外侧的绝缘层218，所述绝缘层218于所述二极管区域上方形成暴露出所述顶电极217的过孔219；

形成于所述开关管区域的栅电极221，所述栅电极221位于所述绝缘层218的上表面，以使所述开关管构成顶栅结构开关管；

形成于所述二极管区域上方的公共电极222，所述公共电极222位于所述绝缘层218的上表面及所述过孔219中，且与所述顶电极217电连接；以及

形成于所述开关管区域外侧的扫描线223，所述扫描线223位于所述绝缘层218的上表面，且与所述栅电极221电连接。

作为示例，所述第一接触区209与所述漏极205形成欧姆接触，所述第二接触区210与所述源极206形成欧姆接触。

作为示例，所述数据线204、所述漏极205、所述源极206和所述底电极207的材质、厚度相同，可以为单层金属结构或多层金属叠层结构，如铝层金属结构、银层金属结构、铝/钼金属叠层结构或钼/铝/钼金属叠层结构等，厚度一般为10nm～1000nm。

作为示例，所述第一接触区209、所述第二接触区210和所述n型区211的材质、厚度相同，均为掺磷的非晶硅材料，厚度一般为10nm～200nm。

作为示例，所述有源区212和所述本征区213的材质相同，均为非晶硅材料；而所述有源区212和所述本征区213的厚度可以相同，也可以不相同。可选地，在本实施例中，所述有源区212和所述本征区213的厚度不相同；进一步可选地，所述有源区厚度相对于所述本征区厚度的比值为1/20～1/2；其中，所述本征区213的厚度一般为300nm～3000nm。

作为示例，所述p型区216的材质为掺硼的非晶硅材料，其厚度一般为5nm～50nm，以保证形成的pn结具有较好的性能，能够实现减小对光的衰减。

作为示例，所述顶电极217的材质为氧化铟锡或其它透明导电材料(如氧化铟或银纳米管薄膜等)，其厚度一般为20nm～100nm。

作为示例，所述绝缘层218的材质为氮化硅或氧化硅，其厚度一般为50nm～200nm。

作为示例，所述栅电极221、所述公共电极222和所述扫描线223的材质相同，可以为单层金属结构或多层金属叠层结构，如铝层金属结构、银层金属结构、铝/钼金属叠层结构或钼/铝/钼金属叠层结构等；而所述栅电极221、所述公共电极222和所述扫描线位于所述绝缘层上表面的厚度也相同，一般为10nm～1000nm。

作为示例，所述像素结构还包括：形成于所述所述开关管区域上方及其外侧、所述二极管区域上方及其外侧的保护层224。

综上所述，本发明的像素结构及其制作方法，具有以下有益效果：本发明通过使用顶栅结构tft及pin结构pd，并且在制作过程中，数据线、tft的源极和漏极和pd的底电极为同一层(即通过同一光刻板制作完成)，tft的有源区和pd的本征区为同一层(即通过同一光刻板制作完成)，扫描线、公共电极和tft的栅电极为同一层(即通过同一光刻板制作完成)，实现仅通过5次光刻工艺(也即5个掩膜板)即可完成本发明所述像素结构的制作，大大降低了工艺难度和生产成本；本发明还通过将tft的有源区和pd的本征区于同一层非晶硅上实现，大大提高了本发明所述像素结构的良率；同时本发明更通过定义底电极和有源区的掩膜板来定义第一接触区、第二接触区和n型区的形状，而无需额外的掩膜板，从而进一步减少了光刻的次数，以实现进一步降低工艺难度和生产成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。