半导体器件及其形成方法与流程

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术：

随着半导体集成电路工艺技术的不断进步，当半导体器件缩小至深亚微米的范围时，半导体器件之间的高性能、高密度连接需要通过互联结构实现。

基于集成电路设计的需要，互联结构具有稀疏区和密集区，密集区的互联结构的密度大于稀疏区的互联结构的密度。通常密集区的互联结构和稀疏区的互联结构在同一道工艺制程中形成。

然而，现有技术形成的互联结构构成的半导体器件的性能较差。

技术实现要素：

本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供待刻蚀层，待刻蚀层包括稀疏区和密集区，待刻蚀层上具有底部抗反射层和位于底部抗反射层表面的光刻胶层，光刻胶层中具有贯穿光刻胶层的第一开口和第二开口，第一开口位于密集区上，第二开口位于稀疏区上；对光刻胶层侧壁进行等离子体处理，等离子体处理的工艺还刻蚀了第一开口和第二开口底部的底部抗反射层，使底部抗反射层表面呈凹陷状，且第二开口底部的底部抗反射层表面的凹陷程度大于第一开口底部的底部抗反射层表面的凹陷程度；进行等离子体处理后，刻蚀第一开口和第二开口底部的底部抗反射层，在第一开口底部的底部抗反射层中形成贯穿底部抗反射层的第三开口，在第二开口底部的底部抗反射层中形成贯穿底部抗反射层的第四开口，第四开口的底部宽度小于第三开口的底部宽度；刻蚀第三开口底部的待刻蚀层、以及第四开口底部的待刻蚀层，在待刻蚀层密集区中形成第一槽，在待刻蚀层稀疏区中形成第二槽。

可选的，所述等离子体处理采用的处理气体包括碳氟基气体，碳氟基气体占据所述处理气体的摩尔比例在3/20以下。

可选的，所述碳氟基气体包括cf4。

可选的，碳氟基气体占据所述处理气体的摩尔比例为1/50～3/20。

可选的，所述处理气体还包括h2、ar和hbr中的一种或任意几种的组合。

可选的，所述等离子体处理的参数还包括：等离子体化功率为20瓦～2000瓦，腔室压强为3mtorr～500mtorr。

可选的，在进行所述等离子体处理之后，且在刻蚀第一开口和第二开口底部的底部抗反射层之前，第一开口底部的底部抗反射层表面具有第一凹陷，第一凹陷具有第一底表面和第一底表面周围的第一侧面，第二开口底部的底部抗反射层表面具有第二凹陷，第二凹陷具有第二底表面和第二底表面周围的第二侧面；第二底表面低于第一底表面，且第二底表面在垂直于第二开口侧壁方向上的尺寸小于或等于第一底表面在垂直于第一开口侧壁方向上的尺寸。

可选的，在进行所述等离子体处理之后，且在刻蚀第一开口和第二开口底部的底部抗反射层之前，第一开口底部的底部抗反射层表面具有第一凹陷，第二开口底部的底部抗反射层表面具有第二凹陷；在第一凹陷的垂直于第一开口侧壁的剖面内，第一凹陷具有第一底点和位于第一底点两侧的第一顶点，第一顶点的高度至第一底点的高度逐渐降低，第一顶点至第一底点具有第一孤线；在第二凹陷的垂直于第二开口侧壁的剖面内，第二凹陷具有第二底点和位于第二底点两侧的第二顶点，第二顶点的高度至第二底点的高度逐渐降低，第二顶点至第二底点具有第二孤线，第二底点低于第一底点。

可选的，所述底部抗反射层和待刻蚀层之间还具有平坦层；所述半导体器件的形成方法还包括：刻蚀第三开口底部的待刻蚀层、以及第四开口底部的待刻蚀层之前，刻蚀第三开口底部的平坦层、以及第四开口底部的平坦层，在密集区平坦层中形成第五开口，在稀疏区平坦层中形成第六开口，刻蚀第三开口和第四开口底部平坦层的工艺对平坦层的刻蚀速率大于对底部抗反射层的刻蚀速率；以平坦层为掩膜刻蚀待刻蚀层以形成所述第一槽和第二槽。

可选的，刻蚀第三开口和第四开口底部平坦层的工艺包括各向异性干刻工艺，参数包括：采用的气体为h2、n2、co2和o2中的任意一种或几种的组合。

可选的，刻蚀第三开口底部的待刻蚀层、以及第四开口底部的待刻蚀层的工艺包括各向异性干刻工艺，参数包括：采用的刻蚀气体包括碳氟基气体，碳氟基气体占据刻蚀气体的摩尔比例在30％以上。

可选的，还包括：在刻蚀第三开口和第四开口底部平坦层的过程中，去除底部抗反射层和光刻胶层；形成所述第一槽和第二槽后，去除平坦层。

可选的，所述平坦层的材料为有机聚合物或无定型碳。

可选的，刻蚀第一开口和第二开口底部的底部抗反射层以形成第三开口和第四开口的工艺为各向异性干刻工艺，参数包括：采用的刻蚀气体包括碳氟基气体，碳氟基气体占据刻蚀气体的摩尔比例在30％以上。

可选的，所述底部抗反射层的材料为氧化硅或含硅的碳氧化物。

可选的，所述待刻蚀层的材料为低k介质材料或超低k介质材料。

本发明还提供一种采用上述任意一项方法形成的半导体器件。

与现有技术相比，本发明的技术方案具有以下优点：

本发明技术方案提供的半导体器件的形成方法中，对所述光刻胶层的侧壁进行等离子体处理，用于改善光刻胶层的线宽粗糙度和光刻胶层侧壁的边缘粗糙度。所述等离子体处理的工艺还刻蚀了第一开口和第二开口底部的底部抗反射层，使第二开口底部的底部抗反射层表面的凹陷程度大于第一开口底部的底部抗反射层表面的凹陷程度；之后在刻蚀第一开口和第二开口底部的底部抗反射层以形成第三开口和第四开口的过程中，刻蚀工艺对稀疏区底部抗反射层呈凹陷的表面的边缘区的刻蚀速率小于对中间区的刻蚀速率，刻蚀工艺对密集区底部抗反射层呈凹陷的表面的边缘区的刻蚀速率小于对中间区的刻蚀速率，而刻蚀工艺对稀疏区底部抗反射层呈凹陷的表面边缘区的刻蚀速率相对于中间区的刻蚀速率的差值较大，刻蚀工艺对密集区底部抗反射层呈凹陷的表面边缘区的刻蚀速率相对于中间区的刻蚀速率的差值较小。因此能够使第四开口的底部宽度小于第三开口的底部宽度，进而在后续刻蚀工艺中，稀疏区底部抗反射层的掩膜阻挡作用大于密集区底部抗反射层的掩膜阻挡作用。进而避免第二槽的开口相对于第一槽的开口过大，提高了第二槽和第一槽的尺寸一致性。从而提高了半导体器件的性能。

进一步，所述底部抗反射层和待刻蚀层之间还具有平坦层；刻蚀第三开口底部的待刻蚀层、以及第四开口底部的待刻蚀层之前，刻蚀第三开口底部的平坦层、以及第四开口底部的平坦层以形成所述第五开口和第六开。在刻蚀第三开口和第四开口底部平坦层的过程中，第四开口侧壁的底部抗反射层对刻蚀的阻挡作用大于第三开口侧壁的底部抗反射层对刻蚀的阻挡作用，避免第六开口相对于第五开口的开口过大。刻蚀第三开口底部的待刻蚀层、以及第四开口底部的待刻蚀层的工艺以平坦层为掩膜进行，进而避免第二槽的开口相对于第一槽的开口过大。

进一步，所述等离子体处理采用的处理气体包括碳氟基气体，碳氟基气体对底部抗反射层具有一定的刻蚀作用，使第二开口底部的底部抗反射层表面和第一开口底部的底部抗反射层表面产生凹陷。由于第二开口的密度小于第一开口的密度，因此稀疏区的第二开口需要刻蚀的总面积小于密集区第一开口需要刻蚀的总面积，相应的，而稀疏区刻蚀气体的供给能够满足消耗，或者，稀疏区刻蚀气体的消耗大于供给引起刻蚀速率下降的程度较小。等离子体处理的工艺对第二开口底部的底部抗反射层表面的刻蚀程度较大。其次，碳氟基气体占据所述处理气体的摩尔比例在3/20以下，且基于刻蚀的负载效应，密集区刻蚀气体的消耗大于供给引起刻蚀速率下降的程度较大，等离子体处理的工艺对第一开口底部的底部抗反射层表面的刻蚀程度远小于对第二开口底部的底部抗反射层表面的刻蚀程度。进而使得第二开口底部的底部抗反射层表面的凹陷程度大于第一开口底部的底部抗反射层表面的凹陷程度。

进一步，所述处理气体还包括h2、ar和hbr中的一种或任意几种的组合。进一步改善光刻胶层的线宽粗糙度和光刻胶层侧壁的边缘粗糙度。

附图说明

图1至图3是一种半导体器件形成过程的结构示意图；

图4至图8是本发明一实施例中半导体器件形成过程的结构示意图。

具体实施方式

正如背景技术所述，现有技术中形成的半导体器件的性能较差。

图1至图3是一种半导体器件形成过程的结构示意图。

参考图1，提供待刻蚀层100，所述待刻蚀层100包括稀疏区y和密集区x，待刻蚀层100上具有平坦层111、位于平坦层111上的底部抗反射层112、以及位于底部抗反射层112表面的光刻胶层120，光刻胶层120具有贯穿光刻胶层120的第一掩膜开口121和第二掩膜开口122，第一掩膜开口121位于密集区上，第二掩膜开口122位于稀疏区y上。

参考图2，对光刻胶层120侧壁进行等离子体处理，等离子体处理采用的气体包括h2。

参考图3，进行等离子体处理后，采用各向异性刻蚀工艺沿第一掩膜开口121(参考图2)和第二掩膜开口122(参考图2)刻蚀底部抗反射层112、平坦层111和待刻蚀层100，在密集区x待刻蚀层100中形成第一槽131，在稀疏区y待刻蚀层100中形成第二槽132。

然而，上述方法形成的半导体器件的性能较差，经研究发现，原因在于：

对所述光刻胶层120侧壁进行等离子体处理的作用包括：使光刻胶层120侧壁的线宽粗糙度和光刻胶层侧壁的边缘粗糙度得到改善。等离子体处理的工艺对第一掩膜开口121和第二掩膜开口122底部的底部抗反射层112表面的刻蚀影响较弱。在此基础上，采用各向异性刻蚀工艺沿第一掩膜开口121(参考图2)和第二掩膜开口122(参考图2)刻蚀底部抗反射层112、平坦层111和待刻蚀层100，以形成第一槽131和第二槽132。由于稀疏区y第二掩膜开口122的密度小于密集区x第一掩膜开口121的密度，因此基于刻蚀的负载效应，在形成第一槽131和第二槽132的过程中，稀疏区刻蚀气体的消耗大于供给引起刻蚀速率下降的程度小于密集区刻蚀气体的消耗大于供给引起刻蚀速率下降的程度。各向异性刻蚀工艺沿第二掩膜开口122宽度方向上对所述待刻蚀层100的刻蚀速率大于沿第一掩膜开口121宽度方向上对所述待刻蚀层100的刻蚀速率。导致第二槽132的宽度远大于第一槽131的宽度。第二槽和第一槽的尺寸一致性较差。

为了解决上述问题，本发明提供一种半导体器件的形成方法，包括：对光刻胶层侧壁进行等离子体处理，等离子体处理的工艺还刻蚀了第一开口和第二开口底部的底部抗反射层，使底部抗反射层表面呈凹陷状，且第二开口底部的底部抗反射层表面的凹陷程度大于第一开口底部的底部抗反射层表面的凹陷程度；之后刻蚀第一开口和第二开口底部的底部抗反射层，在第一开口和第二开口底部的底部抗反射层中对应形成贯穿底部抗反射层的第三开口和第四开口，第四开口的底部宽度小于第三开口的底部宽度；之后刻蚀待刻蚀层以形成第一槽和第二槽。提高了半导体器件性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图4至图8是本发明一实施例中半导体器件形成过程的结构示意图。

参考图4，提供待刻蚀层200，所述待刻蚀层200包括密集区a和稀疏区b，待刻蚀层200上具有底部抗反射层212和位于底部抗反射层212表面的光刻胶层220，光刻胶层220中具有贯穿光刻胶层220的第一开口221和第二开口222，第一开口221位于密集区a上，第二开口222位于稀疏区b上。

所述待刻蚀层200的材料为低k介质材料(低k介质材料指相对介电常数大于等于2.6、小于3.9的介质材料)或超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)。所述待刻蚀层200的材料为低k介质材料或超低k介质材料时，待刻蚀层200的材料为sioh、sicoh、fsg(掺氟的二氧化硅)、bsg(掺硼的二氧化硅)、psg(掺磷的二氧化硅)、bpsg(掺硼磷的二氧化硅)、氢化硅倍半氧烷(hsq，(hsio1.5)n)或甲基硅倍半氧烷(msq，(ch3sio1.5)n)。本实施例中，所述待刻蚀层200的材料为超低k介质材料，所述超低k介质材料为sicoh。

所述待刻蚀层200包括密集区a和稀疏区b。所述密集区a上形成的器件密度大于稀疏区b上形成的器件密度。相应的，后续形成的第一槽的密度大于后续形成的第二槽的密度。

本实施例中，第一开口221和第二开口222的尺寸一致。第一开口221的密度大于第二开口222的密度。

所述底部抗反射层212的材料为氧化硅或含硅的碳氧化物。

所述底部抗反射层212和待刻蚀层200之间还具有平坦层211。所述平坦层211的材料为有机聚合物或无定型碳。

具体的，形成光刻胶层220的步骤包括：在所述底部抗反射层212表面形成光刻胶材料层；对所述光刻胶材料层进行曝光和显影，使光刻胶材料层形成光刻胶层220。

所述底部抗反射层212的作用包括：对光刻胶材料层进行曝光的过程中，降低在光刻胶材料层底部的光反射，以降低第一开口221的图形与曝光光刻胶材料层所采用掩膜版的图形之间的形状偏差，以降低第二开口222的图形与曝光光刻胶材料层所采用掩膜版的图形之间的形状偏差。

第一开口221底部的底部抗反射层212包括第一中间区和位于第一中间区周围的第一边缘区，第二开口222底部的底部抗反射层212包括第二中间区和位于第二中间区周围的第二边缘区。

参考图5，对光刻胶层220侧壁进行等离子体处理，等离子体处理的工艺还刻蚀了第一开口221和第二开口222底部的底部抗反射层212，使底部抗反射层212表面呈凹陷状，且第二开口222底部的底部抗反射层212表面的凹陷程度大于第一开口221底部的底部抗反射层212表面的凹陷程度。

所述等离子体处理对第二中间区的刻蚀深度大于对第一中间区的刻蚀深度且大于对第二边缘区的刻蚀深度，对第二边缘区的刻蚀深度大于对第一边缘区的刻蚀深度，因此使第二开口222底部的底部抗反射层212表面的凹陷程度大于第一开口221底部的底部抗反射层212表面的凹陷程度。

第一开口221底部的底部抗反射层212表面具有第一凹陷，第二开口222底部的底部抗反射层212表面具有第二凹陷。

本实施例中，在第一凹陷的垂直于第一开口221侧壁的剖面内，第一凹陷具有第一底点和位于第一底点两侧的第一顶点，第一顶点的高度至第一底点的高度逐渐降低，第一顶点至第一底点具有第一孤线；在第二凹陷的垂直于第二开口222侧壁的剖面内，第二凹陷具有第二底点和位于第二底点两侧的第二顶点，第二顶点的高度至第二底点的高度逐渐降低，第二顶点至第二底点具有第二孤线，第二底点低于第一底点。

在另一个实施例中，第一凹陷具有第一底表面和第一底表面周围的第一侧面，第二凹陷具有第二底表面和第二底表面周围的第二侧面；第二底表面低于第一底表面，且第二底表面在垂直于第二开口侧壁方向上的尺寸小于或等于第一底表面在垂直于第一开口侧壁方向上的尺寸。

所述等离子体处理采用的处理气体包括碳氟基气体，碳氟基气体占据所述处理气体的摩尔比例在3/20以下。在一个具体的实施例中，碳氟基气体占据所述处理气体的摩尔比例在1/20以下。

所述等离子体处理采用的处理气体包括碳氟基气体，碳氟基气体对底部抗反射层212具有一定的刻蚀作用，使第二开口222底部的底部抗反射层212表面和第一开口221底部的底部抗反射层212表面产生凹陷。由于第二开口222的密度小于第一开口221的密度，因此稀疏区b的第二开口222需要刻蚀的总面积小于密集区a第一开口221需要刻蚀的总面积，相应的，而稀疏区b刻蚀气体的供给能够满足消耗，或者，稀疏区b刻蚀气体的消耗大于供给引起刻蚀速率下降的程度较小。等离子体处理的工艺对第二开口222底部的底部抗反射层212表面的刻蚀程度较大。其次，碳氟基气体占据所述处理气体的摩尔比例在3/20以下，且基于刻蚀的负载效应，密集区a刻蚀气体的消耗大于供给引起刻蚀速率下降的程度较大，等离子体处理的工艺对第一开口221底部的底部抗反射层212表面的刻蚀程度远小于对第二开口222底部的底部抗反射层212表面的刻蚀程度。进而使得第二开口222底部的底部抗反射层212表面的凹陷程度大于第一开口221底部的底部抗反射层212表面的凹陷程度。

在一个具体的实施例中，碳氟基气体占据所述处理气体的摩尔比例为1/50～3/20。

所述碳氟基气体包括cf4。

所述处理气体还包括h2、ar和hbr中的一种或任意几种的组合。进一步改善光刻胶层220的线宽粗糙度和光刻胶层侧壁的边缘粗糙度。

所述等离子体处理的参数还包括：等离子体化功率为20瓦～2000瓦，腔室压强为3mtorr～500mtorr。

参考图6，进行等离子体处理后，刻蚀第一开口221和第二开口222底部的底部抗反射层212，在第一开口221底部的底部抗反射层212中形成贯穿底部抗反射层212的第三开口231，在第二开口222底部的底部抗反射层212中形成贯穿底部抗反射层212的第四开口232，第四开口232的底部宽度小于第三开口231的底部宽度。

在刻蚀第一开口221和第二开口222底部的底部抗反射层212以形成第三开口231和第四开口232的过程中，刻蚀工艺对稀疏区b底部抗反射层212呈凹陷的表面的边缘区的刻蚀速率小于对中间区的刻蚀速率，刻蚀工艺对密集区a底部抗反射层212呈凹陷的表面的边缘区的刻蚀速率小于对中间区的刻蚀速率。由于第二开口222底部的底部抗反射层212表面的凹陷程度大于第一开口221底部的底部抗反射层212表面的凹陷程度，因此，刻蚀工艺对稀疏区b底部抗反射层呈212凹陷的表面边缘区的刻蚀速率相对于中间区的刻蚀速率的差值较大，刻蚀工艺对密集区a底部抗反射层212呈凹陷的表面边缘区的刻蚀速率相对于中间区的刻蚀速率的差值较小。因此能够使第四开口232的底部宽度小于第三开口231的底部宽度。

刻蚀第一开口221和第二开口222底部的底部抗反射层212以形成第三开口231和第四开口232的工艺为各向异性干刻工艺，参数包括：采用的刻蚀气体包括碳氟基气体，碳氟基气体占据刻蚀气体的摩尔比例在30％以上。

在刻蚀第一开口221和第二开口222底部的底部抗反射层212以形成第三开口231和第四开口232的过程中，碳氟基气体占据刻蚀气体的摩尔比例在30％以上，因此刻蚀第一开口221和第二开口222底部的底部抗反射层212的速率较大，能够较较快形成第三开口231和第四开口232。

其次，碳氟基气体占据刻蚀气体的摩尔比例在30％以上，使第一开口221底部的底部抗反射层212表面分布的碳氟基气体浓度相对于在第二开口222底部的底部抗反射层212表面分布的碳氟基气体浓度的差异较小。第四开口232的底部宽度和第三开口231的底部宽度之间的差异，受到等离子体处理后第二开口222底部的底部抗反射层212表面的凹陷程度相对于第一开口221底部的底部抗反射层212表面的凹陷程度的差异影响较大。

接着，刻蚀第三开口231底部的待刻蚀层200、以及第四开口232底部的待刻蚀层200，在待刻蚀层200密集区a中形成第一槽，在待刻蚀层200稀疏区b中形成第二槽。

所述半导体器件的形成方法还包括：刻蚀第三开口231底部的待刻蚀层200、以及第四开口232底部的待刻蚀层200之前，刻蚀第三开口231底部的平坦层211、以及第四开口232底部的平坦层211，在密集区a平坦层211中形成第五开口，在稀疏区b平坦层211中形成第六开口，刻蚀第三开口231和第四开口232底部平坦层211的工艺对平坦层211的刻蚀速率大于对底部抗反射层212的刻蚀速率；以平坦层211为掩膜刻蚀待刻蚀层200以形成第一槽和第二槽。

参考图7，刻蚀第三开口231底部的平坦层211、以及第四开口232底部的平坦层211，在密集区a平坦层211中形成第五开口241，在稀疏区b平坦层211中形成第六开口242，刻蚀第三开口231和第四开口232底部平坦层211的工艺对平坦层211的刻蚀速率大于对底部抗反射层212的刻蚀速率。

由于第四开口232的底部宽度小于第三开口231的底部宽度，因此在刻蚀第三开口231和第四开口232底部平坦层211的工艺的过程中，第四开口232侧壁的底部抗反射层212对刻蚀的阻挡作用大于第三开口231侧壁的底部抗反射层212对刻蚀的阻挡作用，避免第六开口242相对于第五开口241的开口过大。

刻蚀第三开口231和第四开口232底部平坦层211的工艺包括各向异性干刻工艺，参数包括：采用的气体为h2、n2、co2和o2中的任意一种或几种的组合。

本实施例中，还包括：在刻蚀第三开口231和第四开口232底部平坦层211的过程中，去除底部抗反射层212和光刻胶层220。

参考图8，刻蚀第三开口231底部的待刻蚀层200、以及第四开口232底部的待刻蚀层200，在待刻蚀层200密集区a中形成第一槽251，在待刻蚀层200稀疏区b中形成第二槽252。

本实施例中，以平坦层211为掩膜，刻蚀第五开口241和第六开口242底部的待刻蚀层200，形成第一槽251和第二槽252。

刻蚀第三开口231底部的待刻蚀层200、以及第四开口232底部的待刻蚀层200的工艺包括各向异性干刻工艺，参数包括：采用的刻蚀气体包括碳氟基气体，碳氟基气体占据刻蚀气体的摩尔比例在30％以上。

形成所述第一槽251和第二槽252后，去除平坦层211。

由于避免第六开242相对于第五开口241的开口过大，因此避免第二槽252的开口相对于第一槽251的开口过大，提高了第二槽252和第一槽251的尺寸一致性。从而提高了半导体器件的性能。

相应的，本实施例还提供一种采用上述方法形成的半导体器件。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。