交叉点阵列器件及其制造方法与流程

本申请要求于2018年2月20日提交的申请号为10-2018-0020074的韩国专利申请的优先权，其通过引用整体并入本文。

本公开的各种实施例总体而言涉及一种半导体器件，更具体地，涉及一种交叉点阵列器件及其制造方法。

背景技术：

交叉点阵列器件可以包括在不同平面上相交的一对导电线和设置在该对导电线的交叉区域中的柱结构形式的单位单元。最近，交叉点阵列器件已经应用于需要高度集成的存储单元的非易失性存储器件。具体地，非易失性存储器件可以包括电阻式随机存取存储器(reram)器件、相变随机存取存储器(pcram)器件、磁性随机存取存储器(mram)器件等。

同时，在具有交叉点存储阵列结构的非易失性存储器件中，由于在相邻的单位存储单元之间可能产生的不期望的潜行电流(sneakcurrent)，因此可能存在对单元信息的写入错误或读取错误。为了防止因不期望的潜行电流而发生写入错误或读取错误，在单位单元结构中，已经提出了使用选择元件来控制施加给存储元件的电流或电压。

技术实现要素：

公开了根据本公开的一个方面的一种交叉点阵列器件。所述交叉点阵列器件包括：衬底；第一导电线，其设置在所述衬底之上并在第一方向上延伸；多个柱结构，其设置在所述第一导电线上，所述柱结构中的每个柱结构包括存储电极层；电阻式存储层，其沿所述柱结构的表面设置；阈值切换层，其设置在所述电阻式存储层上；以及第二导电线，其与所述阈值切换层电连接并在与所述第一方向不平行的第二方向上延伸。所述存储层覆盖所述柱结构中的每个柱结构的侧表面的至少一部分。

公开了根据本公开的另一方面的一种交叉点阵列器件。所述交叉点阵列器件包括：衬底；第一导电线，其设置在所述衬底之上；多个柱结构，其设置在所述第一导电线上，所述柱结构中的每个柱结构包括存储电极层；电阻式存储层，其设置在所述柱结构的外表面上；阈值切换层，其覆盖所述电阻式存储层；以及第二导电线，其设置在所述阈值切换层中的沟槽中并与所述柱结构接触。

公开了根据本公开的一个方面的一种制造交叉点阵列器件的方法。在所述方法中，提供衬底。在所述衬底之上形成在第一方向上延伸的第一导电线。在所述第一导电线上形成多个柱结构，所述柱结构中的每个柱结构包括存储电极层。在所述柱结构的侧表面上形成电阻式存储层。形成填充所述柱结构之间的空间的阈值切换层。阈值切换层形成在所述电阻式存储层上。在所述阈值切换层中形成在第二方向上延伸的沟槽。所述第二方向与所述第一方向不平行。在所述沟槽中形成第二导电线。

附图说明

图1是示意性地示出根据本公开的一个实施例的交叉点阵列器件的立体图。

图2a是示意性地示出根据本公开的一个实施例的交叉点阵列器件的截面图。

图2b是图2a的交叉点阵列器件的局部放大图。

图2c是图2a的交叉点阵列器件的电路图。

图3是示意性地示出根据本公开的一个实施例的制造交叉点阵列器件的方法的流程图。

图4a、图5a、图6a、图7a、图8a和图9a是示意性地示出根据本公开的一个实施例的制造交叉点阵列器件的方法的平面图。

图4b、图5b、图6b、图7b、图8b和图9b分别是沿图4a、图5a、图6a、图7a、图8a和图9a的线i-i'截取的截面图。

图4c、图5c、图6c、图7c、图8c和图9c分别是沿图4a、图5a、图6a、图7a、图8a和图9a的线ii-ii'截取的截面图。

图10a、图11a和图12a是示意性地示出根据本公开的另一实施例的制造交叉点阵列器件的方法的平面图。

图10b、图11b和图12b分别是沿图10a、图11a和图12a的线i-i'截取的截面图。

图10c、图11c和图12c分别是沿图10a、图11a和图12a的线ii-ii'截取的截面图。

具体实施方式

现在将在下文中参考附图描述各种实施例。在附图中，为了清楚说明，层和区域的尺寸可能被夸大。相对于观察者的视角来描述附图。如果一个元件被称为位于另一个元件上，则可以理解该元件直接位于该另一个元件上、或者另外的元件可以介于该元件和该另一个元件之间。在整个说明书中，相同的附图标记表示相同的元件。

另外，除非在上下文中另外明确使用，否则单词的单数形式的表达应被理解为包括该单词的复数形式。应当理解，术语“包括”或“具有”旨在指定特征、数量、步骤、操作、元件、部件或其组合的存在，但不用于排除一个或更多个其他特征、数量、步骤、操作、组件、部件或其组合的存在或者添加的可能性。

此外，在执行方法或制造方法的过程中，构成该方法的每个过程可以与规定的次序不同地进行，除非在上下文中明确地描述了特定的顺序。换言之，每个过程可以以与所述次序相同的方式执行、可以基本上同时执行或者可以以相反的次序执行。

本文描述的阈值切换操作是以下操作：在该操作中，当施加给预定阈值切换层的外部电压等于或高于阈值电压、并且因此阈值切换层被电导通时，通过阈值切换层的电流的密度具有等于或高于预定参考值的值，以及，当施加的电压低于阈值电压、并且因此阈值切换层被电关断时，通过阈值切换层的电流的密度具有小于参考值的值。也就是说，阈值切换操作可以是具有易失性的非存储切换操作。阈值切换层可以构成交叉点阵列器件的选择元件。

本文描述的电阻式存储层是如下的层：该层的内部电阻根据施加给该层的外部电压的大小或极性而变化。电阻式存储层以非易失性方式储存内部电阻。电阻式存储层可以构成交叉点阵列器件的非易失性存储元件。

图1是示意性地示出根据本公开的一个实施例的交叉点阵列器件1的立体图。为了说明方便，在图1中省略了设置在交叉点阵列器件1中的衬底和多个绝缘层。在一个实施例中，交叉点阵列器件1可以包括诸如电阻式ram元件、相变ram元件、磁性ram元件等的非易失性存储元件。另外，交叉点阵列器件1可以包括与非易失性存储元件串联电连接、并执行阈值切换操作的选择元件。

参考图1，交叉点阵列器件1可以包括在第一方向(例如，x方向)上延伸的第一导电线10，在第二方向(例如，y方向)上延伸的第二导电线20，以及在第一导电线10和第二导电线20的交叉区域中沿第三方向(例如，z方向)设置的柱结构30。尽管在示出的实施例中，在第一方向和第二方向彼此正交的直角坐标系中示出了第一方向和第二方向，但是本公开不一定限于此，可以进行各种修改，只要满足第一方向和第二方向彼此不平行的条件即可。

交叉点阵列器件1的单位单元可以设置在每个柱结构30中。因此，柱结构30可以形成包括沿第一方向和第二方向的多个单位单元的单元阵列。

设置在柱结构30中的单位单元可以将电阻状态储存为数据信号，该电阻状态由施加在与单位单元耦接的第一导电线10与第二导电线20之间的电压而实现。在一些实施例中，第一导电线10和第二导电线20以及柱结构30可以进行各种修改。在下文中，根据本公开的一个实施例，提供一种能够确保单位单元的操作可靠性的交叉点阵列器件。

图2a是示意性地示出根据本公开的一个实施例的交叉点阵列器件2的截面图。图2b是图2a的交叉点阵列器件2的局部放大图。图2c是图2a的交叉点阵列器件2的电路图。

参考图2a，交叉点阵列器件2可以包括衬底101、第一导电线125、多个柱结构60和第二导电线175。每个柱结构60包括存储电极层135和硬掩模层145。多个柱结构60设置在第一导电线125和第二导电线175的交叉区域中。

交叉点阵列器件2还可以包括电阻式存储层150和阈值切换层160。当电压施加在第一导电线125与第二导电线175之间时，电阻式存储层150和阈值切换层160可以分别执行非易失性存储操作和阈值切换操作。

在一个实施例中，衬底101可以包括半导体材料。具体地，衬底101可以是硅(si)衬底、砷化镓(gaas)衬底、磷化铟(inp)衬底、锗(ge)衬底、硅锗(sige)衬底、绝缘体上硅(soi)衬底等。衬底101可以是掺杂有n型掺杂物或p型掺杂物的衬底。在一个实施例中，衬底101可以是掺杂有p型掺杂物的硅衬底。在一些其他实施例中，衬底101可以是绝缘衬底或导电衬底。导电衬底可以是金属衬底或导电氧化物衬底。

交叉点阵列器件2还可以包括设置在衬底101与第一导电线125之间的第一绝缘层110。第一绝缘层110可以包括硅氧化物、硅氮化物或硅氮氧化物。第一绝缘层110可以使第一导电线125与衬底101电绝缘。在一个实施例中，当衬底101是绝缘衬底时，可以省略第一绝缘层110。尽管未示出，但是在衬底101与第一绝缘层110之间可以设置至少一个布线层。可选地，可以在第一绝缘层110中设置通孔。

在第一方向上延伸的第一导电线125可以设置在第一绝缘层110上。在一个实施例中，第一方向可以是x方向。第一导电线125可以包括金属、导电金属氮化物或导电金属氧化物。第一导电线125可以包括金(au)、铂(pt)、铜(cu)、铝(al)、银(ag)、钌(ru)、钛(ti)、铱(ir)、钨(w)、氮化钛(tin)、氮化钽(tan)、氧化钌(ruo2)等。

第一柱结构60可以设置在第一导电线125上。多个第一柱结构60可以沿第一方向设置在第一导电线125中相应的一个上。每个第一柱结构60可以包括存储电极层135和硬掩模层145。存储电极层135可以具有导电性。存储电极层135可以用作电阻式存储层150的电极。存储电极层135可以包括钽、铪、钛或其组合。存储电极层135可以是诸如钽层、铪层或钛层的金属层。存储电极层135可以与第一导电线125电连接。

在一个实施例中，当诸如形成电压或设置电压的第一写入电压施加在第一导电线125与第二导电线175之间时，设置在第一导电线125与第二导电线175之间的存储电极层135可以通过将电阻式存储层150的氧俘获到其中来促进电阻式存储层150中的氧空位的产生。在一个实施例中，当施加第一写入电压时，存储电极层135中的靠近存储电极层135与电阻式存储层150的界面的金属从电阻式存储层150捕获氧，使得电阻式存储层150内的氧浓度可以减小。因此，可以在电阻式存储层150内在界面附近产生氧空位。此时，氧空位可以沿由形成电压或设置电压产生的电场移动，并且因此导电丝(conductivefilament)在电阻式存储层150中被产生。

导电丝包括氧空位并且用作传送电子的路径，使得导电丝可以具有导电性。当导电丝将存储电极层135连接到阈值切换层160时，电阻式存储层150的电阻状态可以从高电阻状态改变为低电阻状态。

在另一个实施例中，当诸如复位电压的第二写入电压施加在第一导电线125与第二导电线175之间时，由第二写入电压形成的电场可以将电阻式存储层150内产生的导电丝的至少一部分拆开。当导电丝的至少一部分被拆开时，连接存储电极层135和阈值切换层160的导电路径可以被断开。结果，电阻式存储层150的电阻状态可以从低电阻状态改变为高电阻状态。

硬掩模层145可以设置在存储电极层135上。硬掩模层145可以使第二导电线175与存储电极层135电绝缘。硬掩模层145可以包括氧化物、氮化物、或氧氮化物。作为示例，硬掩模层145可以是硅氮化物层。

电阻式存储层150可以沿柱结构60的表面设置。在一个实施例中，电阻式存储层150可以设置在柱结构60的外表面上。电阻式存储层150可以覆盖柱结构60的侧表面的至少一部分。电阻式存储层150可以在与衬底101的顶表面平行的横方向或x方向上设置在存储电极层135与阈值切换层160之间。电阻式存储层150可以具有大约1nm至大约10nm的厚度。电阻式存储层150的内部电阻可以由施加在第一导电线125与第二导电线175之间的第一写入电压和第二写入电压来改变。即使在所施加的电压被去除之后，电阻式存储层150的改变后的内部电阻也可以保持在电阻式存储层150中，从而可以通过电阻式存储层150来执行非易失性存储操作。

在一个实施例中，电阻式存储层150可以包括金属氧化物。金属氧化物可包括钛氧化物、铝氧化物、镍氧化物、铜氧化物、锆氧化物、锰氧化物、铪氧化物、钨氧化物、钽氧化物、铌氧化物、铁氧化物或其组合。

在一个实施例中，电阻式存储层150的金属氧化物可以包括氧空位。即，当与满足化学计量比的金属的量和氧的量比较时，该实施例的金属氧化物中的金属的量可以相对大于氧的量。氧空位可以具有电荷，因此，当电压施加在第一导电线125与第二导电线175之间时，氧空位可以沿由施加的电压产生的电场而在电阻式存储层150的金属氧化物中迁移。

在一个实施例中，当诸如形成电压或设置电压的第一写入电压被施加给电阻式存储层150时，可以在电阻式存储层150中产生氧空位，氧空位可以形成将存储电极层135连接到阈值切换层160的导电丝。因此，电阻式存储层150的电阻状态可以从高电阻状态改变为低电阻状态。即使在施加的电压被去除之后，导电丝也可以保留在电阻式存储层150中以将存储电极层135连接到阈值切换层160。即，电阻式存储层150可以具有非易失性特性。

在另一个实施例中，当诸如复位电压的第二写入电压被施加给电阻式存储层150时，导电丝的至少一部分可以被拆开。因此，电阻式存储层150的电阻状态可以从低电阻状态改变为高电阻状态。

阈值切换层160可以设置在电阻式存储层150上。在一个实施例中，阈值切换层160可以形成为填充其上形成有电阻式存储层150的多个柱结构60之间的空间。阈值切换层160可以覆盖电阻式存储层150。例如，阈值切换层160可以包围电阻式存储层150。阈值切换层160可以包括金属氧化物、金属氮化物、基于硫族化物的材料，或其组合。金属氧化物可包括硅氧化物、铝氧化物、锆氧化物、铪氧化物、钨氧化物、钛氧化物、镍氧化物、铜氧化物、锰氧化物、钽氧化物、铌氧化物、铁氧化物等。在一个实施例中，金属氧化物可以掺杂有掺杂物。掺杂物可以包括硼(b)、氮(n)、碳(c)、磷(p)、铝(al)、镧(la)、铌(nb)、钒(v)、钽(ta)、钨(w)、铬(cr)、钼(mo)或其组合。金属氮化物可以包括硅氮化物。

在一个实施例中，基于硫族化物的材料可以包括基于锗-锑-碲(ge-sb-te)的材料。基于锗-锑-碲(ge-sb-te)的材料可以包括ge2sb2te5、gesb2te4、gesb4te等。在一些其他实施例中，基于硫族化物的材料可以包括锗-碲(ge-te)、铟-硒(in-se)、锑-碲(sb-te)、砷-碲(as-te)、铝-碲(al-te)、锗-锑-碲(ge-sb-te)、碲-锗-砷(te-ge-as)、铟-锑-碲(in-sb-te)、碲-锡-硒(te-sn-se)、锗-硒-镓(ge-se-ga)、铋-硒-锑(bi-se-sb)、镓-硒-碲(ga-se-te)、锡-锑-碲(sn-sb-te)、碲-锗-锑-硫(te-ge-sb-s)、碲-锗-锡-氧(te-ge-sn-o)、碲-锗-锡-金(te-ge-sn-au)、钯-碲-锗-锡(pd-te-ge-sn)、铟-硒-钛-钴(in-se-ti-co)、锗-锑-碲-钯(ge-sb-te-pd)、锗-锑-碲-钴(ge-sb-te-co)、锑-碲-铋-硒(sb-te-bi-se)、银-铟-锑-碲(ag-in-sb-te)、锗-锑-硒-碲(ge-sb-se-te)、锗-锡-锑-碲(ge-sn-sb-te)、锗-碲-锡-镍(ge-te-sn-ni)、锗-碲-锡-钯(ge-te-sn-pd)、锗-碲-锡-铂(ge-te-sn-pt)等。

当没有电压施加给阈值切换层160时，阈值切换层160可以处于高电阻状态。当施加在第一导电线125与第二导电线175之间的电压增大到预定阈值切换电压或更高时，阈值切换层160可以导通并且从高电阻状态转换为低电阻状态。之后，当施加在第一导电线125与第二导电线175之间的电压再次减小到低于预定阈值切换电压时，阈值切换层160可以关断并且从低电阻状态转换为高电阻状态。也就是说，阈值切换层160执行阈值切换操作。阈值切换层160的阈值切换电压可以低于施加给电阻式存储层150的第一写入电压和第二写入电压。因此，当阈值切换层160导通时，可以执行电阻式存储层150的写入操作。

在一个实施例中，阈值切换层160可以形成为覆盖柱结构60。也就是说，阈值切换层160可以包围柱结构60的侧部和上部。阈值切换层160可以包括在与第一方向不平行的第二方向上延伸的沟槽161。例如，第二方向可以是与第一方向垂直的方向。在特定的实施例中，在y方向上延伸的多个沟槽161可以设置成在x方向上以规则的间距彼此间隔开。每个柱结构60的预定部位可以通过相应的一个沟槽16暴露出。例如，沟槽161可以暴露出每个硬掩模层145的顶表面的部分和侧表面的部分。在形成沟槽161的过程中，电阻式存储层150的设置在柱结构60上的一部分可以被去除。

第二导电线175可以设置在每个沟槽161中，使得第二导电线175可以与阈值切换层160接触。在一个实施例中，第二导电线175可以填充沟槽161。因此，第二导电线175可以在第二方向(即，y方向)上延伸。第二导电线175可以形成为与柱结构60的由沟槽161暴露出的部分接触。例如，第二导电线175可以与硬掩模层145的顶表面的暴露出的部分和侧表面的暴露出的部分接触。然而，此时，第二导电线175可以通过硬掩模层145而与存储电极层135电绝缘。第二导电线175可以与电阻式存储层150的在形成沟槽161时暴露出的部分接触。

第二导电线175可以包括金属、导电金属氮化物或导电金属氧化物。第二导电线175可以包括金(au)、铂(pt)、铜(cu)、铝(al)、银(ag)、钌(ru)、钛(ti)、铱(ir)、钨(w)、氮化钛(tin)、氮化钽(tan)、氧化钌(ruo2)等。

在下文中，将参考图2a、图2b和图2c描述操作交叉点阵列器件的方法。交叉点阵列器件2可以包括设置在第一导电线125与第二导电线175之间的存储电极层135、电阻式存储层150和阈值切换层160。当读取电压、或者第一写入电压或第二写入电压施加在第一导电线125与第二导电线175之间时，可以出现图2b中所示的电子流c。例如，源自第二导电线175的电子可以穿过柱结构60外部的阈值切换层160，然后到达设置在柱结构60的侧表面上的电阻式存储层150。然后，电子可以穿过电阻式存储层150和存储电极层135，然后到达第一导电线125。

如图2c中所示，图2a和图2b的电阻式存储层150和阈值切换层160可以分别对应于设置在第一节点n125与第二节点n175之间的可变电阻存储元件r和选择元件s。第一节点n125和第二节点n175可以分别对应于第一导电线125和第二导电线175。可变电阻存储元件r和选择元件s可以分别具有可变电阻r150和切换电阻r160。如以上结合图2a和图2b所描述的，可变电阻存储元件r和选择元件s可以彼此串联地电连接。

在以上结合图2a、图2b和图2c描述的该实施例中，电阻式存储层150可以设置在柱结构60的外侧表面上，而不是设置在柱结构60之内。因此，在交叉点阵列器件的制造过程中，可以防止电阻式存储层150在各向异性刻蚀工艺(诸如，干蚀刻工艺)中被暴露出。这将稍后描述。通常，由于利用等离子体来执行各向异性刻蚀工艺，因此电阻式存储层150可能在各向异性刻蚀工艺期间被物理损坏。在该实施例中，可以在电阻式存储层150可能被物理损坏的各向异性刻蚀工艺中防止电阻式存储层150被暴露出。结果，可以防止电阻式存储层150的材料特性劣化。

同时，再次参考图2a和图2b，设置在第一导电线125上的柱结构60在第一方向上可以具有预定直径d60。柱结构60可以与沿第一方向(例如，x方向)布置的、该柱结构60的相邻柱结构60保持预定间隔s60。在一个实施例中，直径d60和间隔s60可以具有基本相同的大小。第二导电线175可以在与第一方向垂直的第二方向上延伸，即在y方向上延伸。第二导电线175在第一方向上可以具有预定宽度w175。另外，第二导电线175可以与沿第一方向布置的、该第二导电线175的相邻第二导电线175保持预定间隔s175。在一个实施例中，宽度w175和间隔s175可以具有基本相同的大小。此时，宽度w175和间隔s175之和可以被称为第二导电线175的节距wp。在一个实施例中，第二导电线175的宽度w175和间隔s175的大小可以与柱结构60的直径d60和间隔s60的大小基本相同。

参考图2a和图2b，第二导电线175可以设置为在第一方向(即，x方向)上从柱结构60的边缘偏移。第二导电线175从柱结构60的边缘的偏移量可以等于或小于第二导电线175的节距wp的1/4。图2a示出了第二导电线175的偏移量约为节距wp的1/4的结构。也就是说，当在平面图中观察时，第二导电线175的第一边缘可以通过沿第二方向布置的柱结构60的中心，并且第二导电线175的第二边缘可以通过间隔的中心线，该在第二方向上延伸、并设置在沿第一方向布置的两个相邻柱结构60之间。第二导电线175的第一边缘相对于第二导电线175在第一方向上位于第二边缘的相对侧。

当第二导电线175的偏移量超过第二导电线175的节距wp的1/4时，由于电压不仅施加给与该第二导电线175直接接触的柱结构60的存储单元中的该第二导电线175、而且施加给与该第二导电线175不接触的相邻柱结构60的存储单元中的第二导电线175，因此可能发生意外的设备操作。例如，如果第二导电线175的偏移量超过第二导电线175的节距wp的1/4，则当读取电压或者第一写入电压或第二写入电压施加在与特定柱结构60连接的第一导电线125与第二导电线175之间时，与相邻柱结构60(该相邻柱结构60与该第二导电线175不接触)相对应的阈值切换层160可以导通。与相邻柱结构60相对应的阈值切换层160可以导通，是因为当该第二导电线175过度地靠近该相邻柱结构60时，该第二导电线175与该相邻柱结构60的存储电极层135之间的间隔减小，并且因此施加给与该相邻柱结构60相对应的阈值切换层160的电场可能达到在与该相邻柱结构60相对应的阈值切换层160中引起切换操作的阈值电场。

此外，读取电压或者第一写入电压或第二写入电压可以改变与相邻柱结构60相对应的电阻式存储层150的电阻状态，以及导通与相邻柱结构60相对应的阈值切换层160。因此，为了防止交叉点阵列器件的存储操作的可靠性劣化，第二导电线175应该被设置成使得第二导电线175从与该第二导电线175接触的特定柱结构60的边缘的偏移量小于或等于节距wp的1/4。

在以上结合图2a和图2b的描述中，第二导电线175的宽度w175和间隔s175具有相同的大小，并且柱结构60的直径d60和宽度w60具有相同的大小，但是本公开不一定限于此。在其他实施例中，第二导电线175的宽度w175和间隔s175可以彼此不同，并且柱结构60的直径d60和s60也可以彼此不同。因此，第二导电线175的偏移量可以不必限于第二导电线175的节距wp的1/4或更小。也就是说，只要在不影响与特定柱结构60相邻的柱结构60的存储操作的情况下偏移第二导电线175并且第二导电线175的至少一部分与对应的特定柱结构60的侧表面接触，就可以不同地修改第二导电线175的偏移量。

图3是示意性地示出根据本公开的一个实施例的制造交叉点阵列器件的方法的流程图。参考图3，在步骤s110中，可以提供衬底。衬底可以包括半导体材料。在步骤s120中，可以在衬底上形成在第一方向上延伸的第一导电线。第一导电线可以包括金属、导电金属氮化物或导电金属氧化物。在步骤s130中，可以在第一导电线上形成包括存储电极层的多个柱结构。存储电极层可以包括钽、铪、钛或其组合。在步骤s140中，可以在每个柱结构的侧表面上形成电阻式存储层。在一个具体实施例中，电阻式存储层可以沿柱结构的表面形成在存储电极层的侧表面上。电阻式存储层可以包括金属氧化物。金属氧化物可以包括钛氧化物、铝氧化物、镍氧化物、铜氧化物、锆氧化物、锰氧化物、铪氧化物、钨氧化物、钽氧化物、铌氧化物、铁氧化物，或其组合。金属氧化物可以包括氧空位。在步骤s150中，在电阻式存储层上形成填充柱结构之间的空间的阈值切换层。在一个实施例中，阈值切换层可以形成为覆盖柱结构。阈值切换层可以包括金属氧化物、金属氮化物、基于硫族化物的材料，或其组合。

在步骤s160中，可以在阈值切换层中形成在第二方向上延伸的沟槽。沟槽可以部分地暴露出柱结构的侧表面。然而，每个柱结构的存储电极层可以不通过相应的沟槽暴露出。在步骤s170中，可以在相应的沟槽中形成第二导电线。第二导电线可以包括金属、导电金属氮化物或导电金属氧化物。

通过上述方法，可以制造根据本公开的一个实施例的交叉点阵列器件。交叉点阵列器件可以包括在第一导电线与第二导电线之间彼此串联连接的电阻式存储层和阈值切换层。

图4a、图5a、图6a、图7a、图8a和图9a是示意性地示出根据本公开的一个实施例的制造交叉点阵列器件的方法的平面图。图4b、图5b、图6b、图7b、图8b和图9b分别是沿图4a、图5a、图6a、图7a、图8a和图9a的线i-i'截取的截面图。图4c、图5c、图6c、图7c、图8c和图9c分别是沿图4a、图5a、图6a、图7a、图8a和图9a的线ii-ii'截取的截面图。

参考图4a、图4b和图4c，可以提供衬底101。衬底101可以是硅(si)衬底、砷化镓(gaas)衬底、磷化铟(inp)衬底、锗(ge)衬底、硅锗(sige)衬底或绝缘体上硅(soi)衬底。衬底101可以是n型掺杂衬底或p型掺杂衬底。衬底101可以是p型掺杂的硅衬底。在一些其他实施例中，衬底101可以是绝缘衬底或导电衬底。导电衬底可以是金属衬底或导电氧化物衬底。

第一绝缘层110可以形成在衬底101上。第一绝缘层110可以包括硅氧化物、硅氮化物或硅氮氧化物。第一绝缘层110可以使衬底101与形成在衬底101之上的导电材料绝缘。第一绝缘层110可以使用化学气相沉积法、物理气相沉积法、涂覆法等来形成。在一个实施例中，当衬底101是绝缘衬底时，第一绝缘层110可以省略。尽管未示出，但是可以在衬底101和第一绝缘层110之间形成至少一个层或布线。可选地，可以在第一绝缘层110中形成通孔。

在第一方向上延伸的第一导电线125和使第一导电线125彼此绝缘的第二绝缘层121可以形成在第一绝缘层110上。在一个实施例中，第一导电线125和第二绝缘层121可以如下地形成。首先，在衬底101上形成绝缘层。之后，图案化绝缘层以在衬底101上形成在第一方向(例如，x方向)上延伸的绝缘层图案。然后，形成覆盖绝缘层图案并填充绝缘层图案之间的空间的导电层，然后平坦化导电层，使得绝缘层图案和导电层的所得上表面基本上彼此共面。结果，第一导电线125和第二绝缘层121可以形成为在第二方向(例如，y方向)上交替布置。

在另一个实施例中，第一导电线125可以如下地形成。在衬底101上形成导电膜。然后，图案化导电膜以形成在第一方向上延伸的导电膜图案。接着，形成覆盖导电膜图案并填充导电膜图案之间的空间的绝缘层，然后平坦化绝缘层，使得绝缘层和导电膜图案的所得上表面基本上彼此共面。结果，可以形成第一导电线125和第二绝缘层121。导电膜可以包括金(au)、铂(pt)、铜(cu)、铝(al)、银(ag)、钌(ru)、钛(ti)、铱(ir)、钨(w)、氮化钛(tin)、氮化钽(tan)、氧化钌(ruo2)等。导电膜可以使用化学气相沉积法、原子层沉积法等来形成。

接着，可以在第一导电线125和第二绝缘层121上依次形成电极膜130和硬掩模膜140。电极膜130可以包括钽(ta)、铪(hf)、钛(ti)，或其组合。电极膜130可以是诸如钽(ta)层、铪(hf)层或钛(ti)层的金属层。电极膜130可以通过应用化学气相沉积法、物理气相沉积法等来形成。物理气相沉积法可以包括溅射法或原子层沉积法。硬掩模膜140可以包括氧化物、氮化物或氮氧化物。例如，硬掩模膜140可以是氮化硅层。硬掩模膜140可以通过应用化学气相沉积法、物理气相沉积法、涂覆法等来形成。

参考图5a、图5b和图5c，可以依次图案化硬掩模膜140和电极膜130，以在第一导电线125上形成多个柱结构60。柱结构60可以包括存储电极层135和硬掩模层145。存储电极层135可以与第一导电线125电连接。在形成多个柱结构60的工艺中，可以去除第一绝缘层110上的第二绝缘层121。在一个实施例中，柱结构60可以具有预定直径d60。另外，柱结构60可以在第一方向(即，x方向)上与相邻柱结构60间隔开预定间隔s60。在一个实施例中，直径d60和间隔s60可以具有基本相同的大小。

参考图6a、图6b和图6c，电阻式存储层150可以形成在衬底101之上的多个柱结构60上。电阻式存储层150可以通过沿包括多个柱结构60的所得结构的轮廓而形成可变电阻膜来形成。也就是说，电阻式存储层150可以覆盖因形成多个柱结构60而暴露出的所有表面。因此，电阻式存储层150可以至少形成在多个柱结构60的上表面和侧表面上，每个柱结构60包括存储电极层135和硬掩模层145。在一个实施例中，可变电阻膜可以包括金属氧化物。金属氧化物可包括钛氧化物、铝氧化物、镍氧化物、铜氧化物、锆氧化物、锰氧化物、铪氧化物、钨氧化物、钽氧化物、铌氧化物、铁氧化物等。在一个实施例中，金属氧化物可以包括氧空位。也就是说，当与彼此满足化学计量比的金属和氧的量相比时，该实施例的金属氧化物中的金属的量可以相对大于氧的量。

参考图6b和图6c，可变电阻膜可以形成在存储电极层135的侧表面上以及硬掩模层145的上表面和侧表面上。可变电阻膜可以通过应用化学气相沉积法或原子层沉积法来形成。例如，可变电阻膜可以形成为约1nm至约10nm的厚度。

参考图7a、图7b和图7c，可以形成填充多个柱结构60之间的空间的阈值切换层160。阈值切换层160可以形成为覆盖电阻式存储层150。在一个实施例中，阈值切换层160可以通过以下过程来形成：在衬底101之上沉积绝缘切换膜，以填充多个柱结构60之间的空间并覆盖多个柱结构60，然后平坦化在衬底101之上形成的绝缘切换膜。作为平坦化的结果，阈值切换层160可以形成为距多个柱结构60的上表面具有预定高度。

绝缘切换膜可以包括金属氧化物、金属氮化物、基于硫族化物的材料，或其组合。金属氧化物可以包括硅氧化物、铝氧化物、锆氧化物、铪氧化物、钨氧化物、钛氧化物、镍氧化物、铜氧化物、锰氧化物、钽氧化物、铌氧化物、铁氧化物等。在一个实施例中，金属氧化物可以包括掺杂物。掺杂物可以包括硼(b)、氮(n)、碳(c)、磷(p)、铝(al)、镧(la)、铌(nb)、钒(v)、钽(ta)、钨(w)、铬(cr)、钼(mo)，或其组合。金属氮化物可以包括硅氮化物。

基于硫族化物的材料可以包括基于锗-锑-碲(ge-sb-te)的材料。基于锗-锑-碲(ge-sb-te)的材料可以包括ge2sb2te5、gesb2te4、gesb4te等。基于硫族化物的材料可以包括锗-碲(ge-te)、铟-硒(in-se)、锑-碲(sb-te)、砷-碲(as-te)、铝-碲(al-te)、锗-锑-碲(ge-sb-te)、碲-锗-砷(te-ge-as)、铟-锑-碲(in-sb-te)、碲-锡-硒(te-sn-se)、锗-硒-镓(ge-se-ga)、铋-硒-锑(bi-se-sb)、镓-硒-碲(ga-se-te)、锡-锑-碲(sn-sb-te)、碲-锗-锑-硫(te-ge-sb-s)、碲-锗-锡-氧(te-ge-sn-o)、碲-锗-锡-金(te-ge-sn-au)、钯-碲-锗-锡(pd-te-ge-sn)、铟-硒-钛-钴(in-se-ti-co)、锗-锑-碲-钯(ge-sb-te-pd)、锗-锑-碲-钴(ge-sb-te-co)、锑-碲-铋-硒(sb-te-bi-se)、银-铟-锑-碲(ag-in-sb-te)、锗-锑-硒-碲(ge-sb-se-te)、锗-锡-锑-碲(ge-sn-sb-te)、锗-碲-锡-镍(ge-te-sn-ni)、锗-碲-锡-钯(ge-te-sn-pd)、锗-碲-锡-铂(ge-te-sn-pt)等。

绝缘切换膜可以通过应用化学气相沉积法、原子层沉积法等来形成。可以通过应用化学机械抛光法来对绝缘切换膜进行平坦化。

参考图8a、图8b和图8c，可以在阈值切换层160中形成在第二方向上延伸的沟槽161。沟槽161可以沿第一方向布置。第二方向可以是与第一方向不平行的方向。第二方向可以是y方向。在一个实施例中，沟槽161可以如下地形成。首先，可以选择性地刻蚀阈值切换层160，以部分地暴露出每个柱结构60的硬掩模层145的上表面和一个侧表面。为了形成沟槽161，可以在布置在第一方向上的柱结构60之间的间隔中朝向衬底101将阈值切换层160刻蚀预定深度。间隔中的沟槽161的底部可以处于比存储电极层135的上表面高的高度。因此，存储电极层135的侧表面可以不被沟槽161暴露出。

在上述刻蚀工艺中，可以暴露出电阻式存储层150的、设置在硬掩模层145的部分地暴露出的上表面和暴露出的一个侧表面上的一部分。在一个实施例中，当通过使用等离子体执行干刻蚀工艺来刻蚀阈值切换层160时，暴露出的电阻式存储层150可以被刻蚀。此时，电阻式存储层150的边缘部分150e被干刻蚀工艺损坏，因此电阻式存储层150的电特性可能劣化。因此，尽管未在图8a、图8b和图8c中示出，但是在一些实施例中，沟槽161内的电阻式存储层150的边缘部分150e可以经受恢复处理以修复损坏。恢复处理可以补救由干刻蚀工艺产生的电阻式存储层150的化学或物理损坏。例如，恢复处理可以是臭氧处理、氧等离子体处理、氧化热处理等。

参考图9a、图9b和图9c，第二导电线175可以形成在沟槽161中。在一个实施例中，第二导电线175可以如下地形成。首先，导电膜可以形成为填充图8b的沟槽161并覆盖在形成沟槽161之后剩余的阈值切换层160。然后，可以对导电膜进行平坦化，使得阈值切换层160的上表面和导电膜的上表面基本上彼此共面。导电膜可以包括金属、导电金属氮化物或导电金属氧化物。导电膜可以包括金(au)、铂(pt)、铜(cu)、铝(al)、银(ag)、钌(ru)、钛(ti)、铱(ir)、钨(w)、氮化钛(tin)、氮化钽(tan)、氧化钌(ruo2)等。导电膜可以通过应用化学气相沉积法、原子层沉积法等来形成。

第二导电线175可以在第二方向，即y方向上延伸。第二导电线175可以与沟槽161内的、硬掩模层145的部分地暴露出的上表面和暴露出的一个侧表面接触。第二导电线175可以与阈值切换层160接触。此时，第二导电线175可以与存储电极层135电绝缘。

通过进行上述工艺，可以制造根据本公开的一个实施例的交叉点阵列器件。再次参考图9a和图9b，第二导电线175可以被设置成沿第一方向(即，x方向)从柱结构60的边缘偏移，而不是在第三方向(即，z方向)上与柱结构60对准。在一个实施例中，第二导电线175的偏移量可以等于或小于第二导电线175的节距wp的1/4。例如，在图9a和图9b中，第二导电线175的偏移量可以是节距wp的1/4。换言之，沿x方向，第二导电线175可以被设置成使得第二导电线175的在第一方向上的一端通过布置在第二方向上的每个柱结构60的直径的中心，而第二导电线175的在第一方向上的另一端通过间隔的中心线，该在第二方向上延伸、并设置在对应于第二导电线175的某一柱结构60与在第一方向上与所述某一柱结构60相邻柱结构60之间。

图10a、图11a和图12a是示意性地示出根据本公开的另一实施例的制造交叉点阵列器件的方法的平面图。图10b、图11b和图12b分别是沿图10a、图11a和图12a的线i-i'截取的截面图。图10c、图11c和图12c分别是沿图10a、图11a和图12a的线ii-ii'截取的截面图。

首先，通过执行以上参考图4a至图7c描述的工艺，可以在衬底101之上形成柱结构60、电阻式存储层150和阈值切换层160。然后，参考图10a、图10b和图10c，可以在阈值切换层160中形成部分地暴露出柱结构60的上表面和侧表面的接触孔161'。在一个实施例中，可以通过选择性地刻蚀阈值切换层160以部分地暴露出硬掩模层145的上表面和侧表面来形成接触孔161'。此时，可以暴露出在柱结构60的侧表面上形成的电阻式存储层150的一部分。当通过使用等离子体执行干刻蚀工艺来刻蚀阈值切换层160时，暴露出的电阻式存储层150可以被刻蚀。此时，电阻式存储层150的边缘部分150e被干刻蚀工艺损坏，因此电阻式存储层150的电特性可能劣化。因此，尽管未在图10a、图10b和图10c中示出，但是在一些实施例中，为了修复损坏，还可以对接触孔161'内的电阻式存储层150的边缘部分150e执行恢复处理。例如，恢复处理可以是臭氧处理、等离子体处理等。在一个实施例中，接触孔161'的内半径可以与柱结构60的半径r60基本相同。因此，当在平面图中观察时，接触孔161'可以具有与柱结构60基本相同的形状。在一个实施例中，接触孔161'可以设置在在第一方向(即，x方向)上从柱结构60偏移了柱结构60的半径r60的位置处。

参考图11a、图11b和图11c，可以形成填充接触孔161'的导电接触层171。在一个实施例中，导电接触层171可以如下地形成。首先，导电膜可以形成为填充图10b的接触孔161'并覆盖阈值切换层160。接着，可以平坦化导电膜，使得阈值切换层160的上表面和导电膜的上表面基本上彼此共面。导电膜可以包括金属、导电金属氮化物或导电金属氧化物。导电膜可以包括金(au)、铂(pt)、铜(cu)、铝(al)、银(ag)、钌(ru)、钛(ti)、铱(ir)、钨(w)、氮化钛(tin)、氮化钽(tan)、氧化钌(ruo2)等。导电膜可以通过执行化学气相沉积法、原子层沉积法等来形成。

参考图12a、图12b和图12c，可以形成与导电接触层171电连接、并在不平行于第一方向的第二方向上延伸的第二导电线176。第二导电线176可以如下地形成。首先，可以在阈值切换层160和导电接触层171上形成导电膜。然后，可以图案化导电膜以形成在第二方向上延伸的第二导电线176。导电膜可以包括金属、导电金属氮化物或导电金属氧化物。导电膜可以包括金(au)、铂(pt)、铜(cu)、铝(al)、银(ag)、钌(ru)、钛(ti)、铱(ir)、钨(w)、氮化钛(tin)、氮化钽(tan)、氧化钌(ruo2)等。导电膜可以通过应用化学气相沉积法、原子层沉积法等来形成。通过进行上述工艺，可以制造根据本公开的另一实施例的交叉点阵列器件。

如上所述，根据本公开的各种实施例，在交叉点阵列器件中，形成包括存储电极层的柱结构，然后在柱结构的侧表面上形成电阻式存储层。因此，可以通过使用等离子体等的刻蚀工艺(该刻蚀工艺被执行来形成柱结构)来阻止电阻式存储层被损坏。结果，可以防止电阻式存储层的电特性因刻蚀损坏而劣化，从而提高了交叉点阵列器件的操作可靠性。

以上已经出于说明性目的公开了本发明构思的实施例。本领域普通技术人员将理解，在不脱离如所附权利要求中公开的本发明构思的范围和精神的情况下，可以进行各种修改、添加和替换。