嵌入式晶圆级球栅阵列封装中的天线的制作方法

本申请是2017年9月14日提交的美国专利申请号15/705,078的部分继续，其是2016年7月25日提交的美国专利申请号15/219,098、现在的美国专利号9,806,040的继续，其要求保护2015年7月29日提交的美国临时申请号62/198,522的权益，通过引用将该申请合并于此。本申请要求保护2017年11月22日提交的美国临时申请号62/589,978的权益，通过引用将该申请合并于此。

本发明总体上涉及半导体器件，并且更特别地涉及包括嵌入式晶圆级球栅阵列（ewlb）封装中的天线的半导体器件以及形成其的方法。

背景技术：

半导体器件通常在现代电子产品中找到。半导体器件在电部件的数目和密度上会变化。分立半导体器件通常包含一种类型的电部件，例如发光二极管（led）、小信号晶体管、电阻器、电容器、电感器和功率金属氧化物半导体场效应晶体管（mosfet）。集成半导体器件通常包含数百至数百万个电部件。集成半导体器件的示例包括微控制器、微处理器和各种信号处理电路。

半导体器件执行各种各样的功能，诸如信号处理、高速计算、发射和接收电磁信号、控制电子设备、将阳光转变到电、以及创建用于电视显示的视觉图像。半导体器件在娱乐、通信、功率转换、网络、计算机和消费产品的领域中找到。半导体器件也在军事应用、航空、汽车、工业控制器和办公装备中找到。

半导体器件利用半导体材料的电特性。半导体材料的结构允许通过电场或基电流的施加或者通过掺杂的工艺来操纵材料的导电性。掺杂将杂质引入到半导体材料中来操纵和控制半导体器件的电导率。

半导体器件包含有源和无源电结构。包括双极型和场效应晶体管的有源结构控制电流的流动。通过改变掺杂的水平以及电场或基电流的应用，晶体管促进或限制电流的流动。包括电阻器、电容器和电感器的无源结构创建了用来执行多种电功能所必要的电压和电流之间的关系。该无源和有源结构电连接以形成使得半导体器件能够执行高速操作和其他有用功能的电路。

通常使用每个可能地涉及数百个步骤的两个复杂的制造工艺（即前端制造和后端制造）来制造半导体器件。前端制造涉及在半导体晶圆的表面上形成多个管芯。每个半导体管芯通常是相同的并且包含由电连接的有源和无源部件形成的电路。后端制造涉及从成品晶圆单体化（singulate）各个半导体管芯并封装管芯以提供结构支持、电互连和环境隔离。如本文中使用的术语“半导体管芯”指代词语的单数和复数形式两者，并且因此可以指代单个半导体器件和多个半导体器件两者。

半导体制造的一个目标是生产更小的半导体器件。更小的器件通常消耗更少的功率，具有更高的性能，并且可以更高效地生产。此外，更小的半导体器件具有更小的占用空间（footprint），这对于更小的终端产品来说是希望的。可以通过前端工艺中的改进来实现更小的半导体管芯尺寸，从而导致具有更小、更高密度的有源和无源部件的半导体管芯。后端工艺可通过电互连和封装材料中的改进来导致具有更小的占用空间的半导体器件封装。

半导体制造的另一个目标是将附加的特征集成到半导体封装中。将特征集成到半导体封装中会降低制造最终电子器件的成本和复杂性。半导体器件的一个日益增长的用途是在汽车领域中作为用于检测附近交通工具和其他障碍物的雷达传感器。雷达在日益增长的自驱式（self-driving）交通工具的领域中找到增加的重要性。交通工具上的电子设备发射电磁辐射来照射附近的对象，并且然后观察被反射的辐射以确定附近对象的相对位置和速度。发射和观察被反射的辐射由位于交通工具上的一个或多个天线来完成。在包含单片微波集成电路（mmic）或其他雷达集成电路的半导体封装附近的印刷电路板（pcb）上形成天线。雷达系统的制造商必须在pcb上设计和实施适当的天线和屏蔽。pcb上的天线和接地增加了制造成本和复杂性。

附图说明

图1图示具有安装至pcb的表面的不同类型的封装的印刷电路板（pcb）；

图2a-2d图示具有通过锯道（sawstreet）分离的多个半导体管芯的半导体晶圆；

图3a-3j图示一种形成具有自定义的天线和半导体管芯的雷达收发器封装的方法；

图4图示雷达收发器封装；

图5图示雷达收发器封装的第一替代实施例；

图6a-6c图示雷达收发器封装的第二替代实施例；

图7图示雷达收发器封装的第三替代实施例；

图8a-8i图示在虚拟管芯（dummydie）上形成背面重新分布层；

图9a-9f图示形成具有天线和地平面的pcb单元；

图10a-10f图示形成带有具有天线的嵌入式pcb单元的半导体封装；

图11a-11c图示形成具有设置在半导体管芯和主pcb单元上面的第二天线pcb单元的半导体封装；

图12图示使用第二天线pcb单元来在单个封装中提供多个天线配置；

图13图示第二天线pcb上的平面天线；以及

图14a和14b图示第二天线pcb中的用来容纳更高半导体管芯的开口。

具体实施方式

在参考各图的以下描述中的一个或多个实施例中描述本发明，其中相似的数字表示相同或类似的元件。虽然就用于实现本发明的目标的最佳模式来描述本发明，但是本领域的技术人员将会认识到该公开内容旨在覆盖替代、修改和等同物，其可以被包括在如由以下公开内容和绘图所支持的所附权利要求以及权利要求等同物限定的本发明的精神和范围内。

通常使用两个复杂的制造工艺来制造半导体器件：前端制造和后端制造。前端制造涉及在半导体晶圆的表面上形成多个管芯。晶圆上的每个管芯包含有源和无源电部件，其电连接以形成功能电路。有源电部件（诸如晶体管和二极管）具有用来控制电流的流动的能力。无源电部件（诸如电容器、电感器和电阻器）创建用来执行电路功能所必要的电压和电流之间的关系。

通过包括掺杂、沉积、光刻术、蚀刻和平面化的一系列工艺步骤来在半导体晶圆的表面上形成无源和有源部件。掺杂通过诸如离子注入或热扩散之类的技术将杂质引入到半导体材料中。该掺杂工艺通过响应于电场或基电流动态改变半导体材料电导率来修改有源器件中的半导体材料的导电性。晶体管包含不同类型和掺杂程度的区，其是按照使得晶体管能够在施加电场或基电流时促进或限制电流的流动所必要的那样布置的。

有源和无源部件是由具有不同电特性的材料的层来形成的。该层可以由部分通过被沉积的材料的类型而确定的多种沉积技术来形成。例如，薄膜沉积可以涉及化学汽相沉积（cvd）、物理汽相沉积（pvd）、电镀、和化学镀工艺。每个层通常被图案化以形成有源部件、无源部件或各部件之间的电连接的各部分。

后端制造涉及将成品晶圆切割或单体化成各个半导体管芯并且封装半导体管芯以用于结构支持、电互连和环境隔离。为了使半导体管芯单体化，对晶圆评分并使该晶圆沿着被称为锯道或划线（scribe）的晶圆的非功能区破裂。使用激光切削工具或锯片来使晶圆单体化。在单体化之后，将各个半导体管芯安装到包括用于与其他系统部件互连的引脚或接触焊盘（contactpad）的封装衬底。然后将在半导体管芯上面形成的接触焊盘连接至封装内的接触焊盘。可以利用导电层、凸块、螺柱凸块、导电膏或引线结合来制成电连接。将封装剂或其他成型材料沉积在封装上面以提供物理支持和电隔离。然后将成品封装插入到电系统中并且使得该半导体器件的功能对其他系统部件可用。

图1图示具有芯片载体衬底或pcb52的电子设备50，该芯片载体衬底或pcb52具有安装在pcb52的表面上的多个半导体封装。电子设备50可以具有一种类型的半导体封装，或多种类型的半导体封装，这取决于应用。为了说明的目的，在图1中示出不同类型的半导体封装。

电子设备50可以是使用半导体封装来执行一个或多个电功能的独立系统。替代地，电子设备50可以是更大系统的子部件。例如，电子设备50可以是平板电脑、蜂窝电话、数字相机或其他电子设备的一部分。替代地，电子设备50可以是图形卡、网络接口卡或能够插入到计算机中的其他信号处理卡。该半导体封装可以包括微处理器、存储器、专用集成电路（asic）、微机电系统（mems）、逻辑电路、模拟电路、rf电路、分立设备或者其他半导体管芯或电部件。小型化和减重是产品被市场接受所必要的。可以减小各半导体器件之间的距离以实现更高的密度。

在图1中，pcb52为安装在pcb上的半导体封装的结构支持和电互连提供普通的衬底。使用蒸发、电解电镀、化学镀、丝网印刷或其他适当的金属沉积工艺来在pcb52的表面上面或pcb52的层内形成导电信号迹线54。信号迹线54提供半导体封装、所安装的部件和其他外部系统部件的每一个之间的电通信。迹线54还向半导体封装中的每一个提供功率和地连接。

在一些实施例中，半导体器件具有两个封装级。第一级的封装是用于将半导体管芯机械且电附接至中间衬底的技术。第二级封装涉及将中间衬底机械且电附接至pcb。在其他实施例中，半导体器件可仅具有第一级封装，其中管芯直接机械且电安装至pcb。

为了说明的目的，在pcb52上示出几种类型的第一级封装，包括结合线封装56和倒装芯片58。另外，示出安装在pcb52上的几种类型的第二级封装，包括球栅阵列（bga）60、凸块芯片载体（bcc）62、接点栅格阵列（lga）66、多芯片模块（mcm）68、四方扁平无引线封装（qfn）70、四方扁平封装72、嵌入式晶圆级球栅阵列（ewlb）74、以及晶圆级芯片尺度封装（wlcsp）76。在一个实施例中，ewlb74是扇出型（fan-out）晶圆级封装（fo-wlp）并且wlcsp76是扇入型（fan-in）晶圆级封装（fi-wlp）。取决于系统要求，配置有第一和第二级封装风格的任何组合的半导体封装以及其他电子部件的任何组合可以连接至pcb52。在一些实施例中，电子设备50包括单个附接的半导体封装，而其他实施例要求多个互连的封装。通过将一个或多个半导体封装组合在单个衬底上面，制造商可以将预制的部件合并到电子设备和系统中。因为该半导体封装包括复杂的功能，所以可以使用较不昂贵的部件和流线型制造工艺来制造电子设备。结果得到的设备较不可能出现故障并且制造起来较不昂贵，从而导致消费者的更低的成本。

图2a示出具有基衬底材料122（诸如硅、锗、磷化铝、砷化铝、砷化镓、氮化镓、磷化铟、碳化硅或用于结构支撑的其他体半导体材料）的半导体晶圆120。在如上述通过非有源、管芯间晶圆区域或锯道126分离的晶圆120上形成多个半导体管芯或部件124。锯道126提供用来将半导体晶圆120单体化成各个半导体管芯124的切削区域。在一个实施例中，半导体晶圆120具有100-450毫米（mm）的宽度或直径。

图2b示出半导体晶圆120的一部分的截面图。每个半导体管芯124具有背面或非有源表面128和有源表面130，其包含被实施为根据管芯的电设计和功能电互连且在管芯内形成的有源器件、无源器件、导电层和介电层的模拟或数字电路。例如，该电路可以包括一个或多个晶体管、二极管和在有源表面130内形成以实现模拟电路或数字电路（诸如数字信号处理器（dsp）、asic、mems、存储器或其他信号处理电路）的其他电路元件。半导体管芯124还可以包含用于rf信号处理的集成无源器件（ipd），诸如电感器、电容器和电阻器。在一个实施例中，有源表面130包括如用来形成mmic或其他雷达收发器电路所要求的有源和无源电路。半导体晶圆120的背表面128可经历具有机械研磨或蚀刻工艺的可选背研磨操作以移除基材122的一部分并且降低半导体晶圆120的半导体管芯124的厚度。

使用pvd、cvd、电解电镀、化学电镀工艺或其他适当的金属沉积工艺来在有源表面130上形成导电层132。导电层132包括铝（al）、铜（cu）、锡（sn）、镍（ni）、金（au）、银（ag）、或其他适当的导电材料的一个或多个层。导电层132操作为电连接至有源表面130上的电路的接触焊盘。如在图2b中示出的，导电层132可以被形成为以距半导体管芯124的边缘第一距离并排设置的接触焊盘。替代地，导电层132可以被形成为在多个行中偏移的接触焊盘，以使得第一行接触焊盘设置在距管芯的边缘的第一距离处，并且与第一行交替的第二行接触焊盘设置在距管芯的边缘的第二距离处。

半导体晶圆120经历作为质量控制工艺的一部分的电气测试和检查。手动视觉检查和自动光学系统被用来在半导体晶圆120上执行检查。可以在半导体晶圆120的自动光学分析中使用软件。视觉检查方法可以采用诸如扫描电子显微镜、高强度或紫外线光、或者金相显微镜之类的装备。半导体晶圆120针对包括翘曲、厚度变化、表面颗粒、不规则性、裂缝、分层和褪色的结构特性来检查。

半导体管芯124内的有源和无源部件经历处于晶圆级的针对电性能和电路功能的测试。如在图2c中示出的，使用包括多个探针或测试引线138的测试探头136或其他测试设备，针对功能和电参数来测试每个半导体管芯124。探针138被用来在每个半导体管芯124上进行与节点或导电层132的电接触并且提供至接触焊盘132的电刺激。半导体管芯124对电刺激作出响应，这由计算机测试系统140来测量并且与预期响应相比较以测试半导体管芯的功能。该电测试可以包括电路功能、引线完整性、抵抗性、连续性、可靠性、结深度、esd、rf性能、驱动电流、阈值电流、泄漏电流以及部件类型所特定的操作参数。半导体晶圆120的检查和电测试使得通过的半导体管芯124能够被指定为已知良好管芯（kgd），以用于在半导体封装中使用。

在图2d中，使用锯片或激光切削工具142来通过锯道126将半导体晶圆120单体化成各个半导体管芯124。可以检查并电测试该各个半导体管芯124以用于kgd单体化后的识别。

图3a示出包含牺牲基材（诸如硅、聚合物、氧化铍、玻璃或用于结构支撑的其他适当低成本、刚性材料）的载体或临时衬底160的一部分的截面图。在载体160上面形成作为临时粘合结合膜、蚀刻停止层或热释放层的界面层或双面胶带162。

载体160可以是具有用于多个半导体管芯124的容量的圆形或矩形面板（大于300mm）。载体160可以具有比半导体晶圆120的表面积更大的表面积。更大的载体降低半导体封装的制造成本，因为可以在更大的载体上加工更多半导体管芯，由此降低了每个单元的成本。半导体封装和加工设备被设计和配置用于被加工的晶圆或载体的尺寸。

为了进一步降低制造成本，与半导体管芯124和半导体晶圆120无关地选择载体160的尺寸。也就是说，载体160具有固定或标准化的尺寸，其可以适应从一个或多个半导体晶圆120单体化的各种尺寸的半导体管芯124。在一个实施例中，载体160是具有206mm的直径的圆形。在另一实施例中，载体160是具有560mm宽度和600mm长度的矩形。半导体管芯124可以具有5mm×5mm的尺度，其可以被放置在标准化载体160上。替代地，半导体管芯124可以具有10mm×10mm的尺度，其可以被放置在相同的标准化载体160上。因此，标准化载体160可以处理任何尺寸的半导体管芯124，它允许将随后的半导体加工装备标准化成共用载体，即与管芯尺寸或进料晶圆（incomingwafer）尺寸无关。半导体封装装备可以被设计并配置用于使用一套共用加工工具、装备和材料单来加工来自任何进料晶圆尺寸的任何半导体管芯尺寸的标准载体。该共用或标准化载体160通过基于管芯尺寸或进料晶圆尺寸而降低或消除对专用半导体加工线的需要来降低制造成本和首要风险。通过从所有半导体晶圆选择用于任何尺寸的半导体管芯的预定载体尺寸，可以实现灵活的制造线。

使用例如拾取和放置操作来将来自图2d的半导体管芯124安装到载体160和界面层162上，其中半导体管芯124的有源表面130朝向载体取向。虽然在图3a中图示了单个半导体管芯124，但是载体160通常具有安装在载体上的没有被图示的更多半导体管芯。当将半导体管芯安装在载体160上时在邻近的半导体管芯124之间留下足够的空间以允许将多个pcb或ebar单元170设置在半导体管芯之间的载体上。

pcb单元170以芯衬底172开始。芯衬底172包括聚四氟乙烯预浸渍的（预浸料坯）、fr-4、fr-1、cem-1或cem-3与酚醛棉纸、环氧树脂、树脂、布纹玻璃、哑光玻璃、聚脂纤维和其他增强纤维或织物的组合的一个或多个层压层。在一个实施例中，芯衬底172是具有编织纤维和填充物的合成物。在另一实施例中，芯衬底172由封装剂或铸模填料形成。替代地，芯衬底172包括一个或多个绝缘或钝化层。

使用激光钻孔、机械钻孔或深反应离子蚀刻（drie）来通过芯衬底172形成多个通孔。该通孔完全延伸通过芯衬底172。使用电解电镀、化学电镀、或用来形成z方向垂直互连导电通孔或电镀穿孔（pth）174的其他适当沉积工艺来使该通孔填充有al、cu、sn、ni、au、ag、钛（ti）、钨（w）或其他适当的导电材料。在芯衬底172是铸模填料的一些实施例中，该铸模填料被沉积在预形成为导电柱的通孔174周围。

替代地，使用pvd、cvd、电解电镀、化学电镀或其他适当的金属沉积工艺来在通孔的侧壁上形成导电层，并且利用导电填充物材料（例如cu膏）或绝缘填充物材料（例如聚合物插塞）来填充通孔的中心部分。在一些实施例中，在pcb单元170的顶部和底部表面上形成接触焊盘和钝化层。pcb单元170包括被保留为锯道176的中心区域。随后当使半导体管芯124单体化时，锯道176被切断，其中在锯道176的每一侧上的导电通孔174被封装有相关联的半导体管芯124。

图3b图示示出四个半导体管芯124的载体160的区域的平面图。半导体管芯124的有源表面130朝向载体160取向，并且背表面128朝向图3b中的观看者取向。如在图3a中示出的，每个半导体管芯124的两侧是两个pcb单元170。图3b的视图也展示pcb单元179，其在图3a的截面中看不到。pcb单元179类似于pcb单元170，但是被形成或单体化成不同的长度和宽度且包括导电通孔174的不同配置。每个pcb单元179包括与第一半导体管芯124相关联的一组导电通孔180和与第二半导体管芯124相关联的一组导电通孔182。每个pcb单元179的区188保持保留为随后将形成雷达天线的位置。在一些实施例中，在将pcb单元179设置在载体160上之前在pcb单元179的相对侧上面形成雷达天线和地层。在所图示的实施例中，形成在组的中心附近没有导电通孔174的导电通孔174的组182以降低对将半导体管芯124连接至要在区188中形成的天线的传输线的干扰。锯道177图示随后通过pcb单元179将半导体管芯124单体化以形成最终的单体化封装的位置。

在图3c中，使用粘贴印刷、压缩成型、传递成型、液体封装剂成型、真空层压、旋涂或其他适当的应用器来在包括半导体管芯124、pcb单元170、和pcb单元179的载体160上沉积作为绝缘材料的封装剂或铸模填料190。特别地，该封装剂190覆盖半导体管芯124的侧表面和表面128以及pcb单元170和179的侧表面和顶表面。封装剂190可以是聚合物复合材料，诸如具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯、或具体适当填充物的聚合物。封装剂190是非导电的并且在环境上保护半导体器件免受外部要素和污染物的影响。封装剂190还保护半导体管芯124免受因为暴露于光的降级。封装剂190、半导体管芯124以及pcb单元170和179一起在载体160上形成重构晶圆192。

在图3d中，重构晶圆190翻转并结合在具有可选界面层209的与载体160类似的可选第二载体208上。在半导体管芯124、封装剂190、pcb单元170和pcb单元179上面形成绝缘或钝化层210。绝缘层210包含二氧化硅（sio2）、氮化硅（si3n4）、氮氧化硅（sion）、五氧化二钽（ta2o5）、氧化铝（al2o3）、阻焊剂、具有类似绝缘和结构特性的其他材料的一个或多个层。绝缘层210包括跨重构晶圆192基本上平坦的表面相对半导体管芯124。通过lda、蚀刻或用来在半导体管芯124以及pcb单元的导电通孔174上暴露导电层132以用于随后电互连的其他适当工艺来移除绝缘层210的一部分。

使用pvd、cvd、电解电镀、化学电镀或其他适当的金属沉积工艺来在绝缘层210和重构晶圆192上面形成导电层212。导电层212包含al、cu、sn、ni、au、ag或其他适当导电材料的一个或多个层。在一个实施例中，导电层212包括ti/cu、tiw/cu、或偶联剂/cu的粘附或晶种层。可选地将具有良好湿蚀刻选择性的另一金属（诸如ni、au或ag）添加到晶种层。通过溅射、化学电镀或通过与化学电镀组合地沉积层压的cu箔来沉积晶种层。导电层212通过绝缘层210中的开口来电连接至导电层132和导电通孔174。

取决于半导体管芯124的设计和功能，导电层212的部分可以电共用或电隔离。部分212a是操作为用来使电连接扇出并且使电连接从半导体管芯124的导电层132延伸到导电通孔174的重新分布层（rdl）的导电迹线。导电迹线212a被半导体管芯124用来发射和接收去到以及来自pcb52上的其他器件的数字和模拟信号。信号通过导电通孔174行进到随后形成的背面互连以及从随后形成的背面互连行进。

导电层212包括耦合至接触焊盘132b的传输线212b。传输线212b将半导体管芯124连接至天线212c，其形成为导电层212的一部分且在图3e的平面图中可见。在pcb单元179上面的区188的占用空间内的重构晶圆192的表面198上面形成天线212c。在一个实施例中，传输线212b是半波长传输线并且天线212c是具有在与传输线212b相反的方向上延伸的两个四分之一波长区段的偶极天线。天线212c被半导体管芯124用来发射并接收雷达信号。

在导电层212和绝缘层210上面形成绝缘或钝化层214。绝缘层214包含sio2、si3n4、sion、ta2o5、al2o3或具有类似绝缘和结构特性的其他材料的一个或多个层。绝缘层214包括跨重构晶圆192基本上平坦的表面相对的半导体管芯124。绝缘层214保持覆盖最终产品中的导电层212以用于环境保护。离开并返回到天线212c的雷达信号在没有显著信号损失的情况下行进通过绝缘层214。

在图3f中，重构晶圆192被翻转并且设置在具有可选界面层218的可选载体216上。封装剂190经历利用研磨机194或其他适当机械或蚀刻工艺的背研磨操作以降低重构晶圆192的厚度且暴露pcb单元170和179的导电通孔174。该背研磨操作留下跨重构晶圆的整个宽度基本上均匀且平面的重构晶圆192的新的背表面196。封装剂190的一部分在背研磨之后保留在半导体管芯124上面。在其他实施例中，该背研磨操作暴露半导体管芯124的背表面128，或者移除半导体管芯的一部分以降低半导体管芯的厚度。

重构晶圆192包括背表面196和前表面198。背表面196包括封装剂190、芯衬底172和导电通孔174的表面，其全部是近似地共面的。在一些实施例中，半导体管芯124的背表面128被暴露并且基本上共面以作为背表面196的一部分。前表面198包括封装剂190、芯衬底172和导电通孔174的表面、以及半导体管芯124的有源表面130，其全部是近似地共面的。导电通孔174通过封装剂190在背表面196和前表面198两者处被暴露为z方向垂直互连。

图3g图示在重构晶圆192的背表面196上面形成的背面重新分布层和地平面。在表面196上面形成可选的绝缘或介电层200。绝缘层200包含sio2、si3n4、sion、ta2o5、al2o3或具有类似绝缘和结构特性的其他材料的一个或多个层。绝缘层200跨重构晶圆192延伸。通过lda、蚀刻或其他适当的工艺来移除绝缘层200的一部分以暴露用于随后电互连的导电通孔174。在从封装剂190暴露半导体管芯124的实施例中，绝缘层200为半导体管芯124的背表面128提供绝缘。

使用pvd、cvd、电解电镀、化学电镀或其他适当的金属沉积工艺来在绝缘层200和重构晶圆192上面形成导电层202。导电层202包含al、cu、sn、ni、au、ag或其他适当的导电材料中的一个或多个层。在一个实施例中，导电层202包括ti/cu、tiw/cu、或偶联剂/cu的粘附或晶种层。可选地将具有良好湿蚀刻选择性的另一金属（诸如ni、au或ag）添加到晶种层。通过溅射、化学电镀或通过与化学电镀组合地沉积层压的cu箔来沉积晶种层。导电层202通过绝缘层200中的开口电连接至导电通孔174。

取决于半导体管芯124的设计和功能，导电层202的部分可以电共用或电隔离。特别地，导电层202包括形成扇出型或扇入型重新分布层的信号迹线和接触焊盘。接触焊盘202a为要被形成的随后互连结构提供位置。在图3i的平面图中可见的导电迹线202c操作用来使电连接扇出并且使电连接从导电通孔174跨背表面196延伸。导电层202还包括地平面202b。地平面202b被形成在与天线212c相对的pcb单元179的占用空间内的区188上面，并且操作为天线的用于给出天线方向性的地平面。

在一个实施例中，半导体管芯124使用天线212c来发射并接收雷达信号。雷达信号被生成为从天线212c远离地平面202b行进的电磁辐射。该雷达信号反射离开表面198上面的远程对象并且返回到天线212c。击中天线212c的被反射的电磁辐射生成通过传输线212b返回到半导体管芯124的电信号。半导体管芯124测量在使用天线212c发射雷达信号和接收所反射的信号之间的时间量。直到所反射的信号被接收为止的时间被半导体管芯124用来计算表面198上面的对象的距离。

在pcb单元179的导电通孔分组182上面形成地平面202b。导电通孔174的分组182通过地平面202b电耦合至地。导电通孔174在天线212c和半导体管芯124之间垂直延伸以为半导体管芯提供附加的屏蔽。pcb单元179还通过导电迹线212a电连接至半导体管芯124以向半导体管芯提供地连接。

在图3h中，在绝缘层200和导电层202上面形成绝缘或钝化层204。绝缘层204包含sio2、si3n4、sion、ta2o5、al2o3或具有类似绝缘和结构特性的其他材料的一个或多个层。绝缘层204遵循导电层202的轮廓（contour）。因此，绝缘层200以及导电层202的被暴露部分被绝缘层204覆盖。绝缘层204包括跨重构晶圆192基本上平坦或平面的表面相对半导体管芯124。通过lda、蚀刻或用来暴露导电层202以用于随后电互连的其他适当工艺来移除绝缘层204的一部分。

使用蒸发、电解电镀、化学电镀、落球（balldrop）、或丝网印刷工艺来将导电凸块材料沉积在导电层202上面。该凸块材料可以是具有可选的助焊剂（flux）溶液的al、sn、ni、au、ag、铅(pb)、铋(bi)、cu、焊料以及其组合。例如，凸块材料可以是共晶sn/pb、高铅焊料或无铅焊料。使用适当的附接或结合工艺将凸块材料结合至导电层202。在一个实施例中，通过将材料加热到其熔点以上而使凸块材料回流来形成球或凸块206。在一些应用中，第二次使凸块206回流以改进至导电层202的电接触。在一个实施例中，在凸块下金属化（ubm）层上面形成凸块206。凸块206还可以被压缩结合或热压缩结合至导电层202。凸块206表示可以在导电层202上面形成的一种类型的互连结构。该互连结构还可以使用结合线、导电膏、柱形凸块（studbump）、微凸块或其他电互连。

凸块206提供至pcb52或另一衬底的球栅阵列连接。凸块206a被形成在pcb单元170上面并且通过接触焊盘202a电连接至导电通孔174。当安装到衬底时，凸块206a提供通过导电通孔174和导电迹线212a至半导体管芯124的有源表面130的连接。在地平面202b上形成凸块206b。凸块206b为地平面202b提供从底层衬底到地信号的连接。在一些实施例中提供多个凸块206b以增大去到和来自地平面202b的电流容量。

图3i示出具有跨重构晶圆展开的导电凸块206的重构晶圆192的背表面196。没有图示绝缘层204，以使得导电层202可见。标记为凸块206a的一些凸块206被直接设置在pcb单元170和179上面或者pcb单元170和179的占用空间内。凸块206a通过接触焊盘202a耦合至底层导电通孔174。在地平面202b上和地平面202b上面直接形成凸块206b。每个地平面202b包括在地平面上形成的六个凸块206b，但是在其他实施例中每个地平面使用更多或更少凸块。远离pcb单元170和179来形成凸块206c，例如在半导体管芯124上面。在接触焊盘202a上形成凸块206c（在图示的实施例中，接触焊盘202a被凸块隐藏看不见），并且通过导电迹线202c将凸块206c耦合至导电通孔174。凸块206c为球栅阵列提供扇入型配置。在其他实施例中，导电迹线202c被用来使凸块206c扇出。导电迹线202c通过绝缘层200的开口（类似于图3h中的接触焊盘202a）电连接至导电通孔174。

在图3j中，利用锯片或激光切削工具220通过锯道176和177来通过pcb单元170和179的芯衬底172以及绝缘层200、204、210和214使重构晶圆192单体化，以创建每一个包括雷达收发器管芯和自定义的天线的多个半导体封装230。图4示出在单体化之后的收发器封装230。半导体管芯124通过传输线212b耦合至天线212c。半导体管芯124使用传输线212b和天线212c来发送并接收雷达信号。在半导体管芯124的有源表面130上指引该信号，因为地平面202b在相反的方向上反射信号。

通过pcb单元170和179的厚度来限定或控制天线212c和地平面202b之间的距离。pcb单元的不同厚度被用来例如基于要使用的预期雷达频率来改变地平面202b和天线212c之间的距离。在发射并接收77ghz雷达信号的一个实施例中，地平面202b和天线212c之间的距离在0.5和0.6毫米之间，并且封装230的总高度是近似0.8毫米。对于不同于77ghz的频率处的应用，相应地调整pcb单元170和179的高度。

将收发器封装230安装在pcb52上以供使用。半导体管芯124通过导电迹线212a、导电通孔174、导电迹线202c、接触焊盘202a和导电凸块206来耦合至共用或单独pcb52上的其他部件。处理器或控制器与半导体管芯124通信以从天线接收关于天线212c上的对象的距离的信息。

在一个实施例中，将多个收发器封装230设置在处于机动车辆上的各种位置处的单独pcb52上。控制器或处理器与多个收发器封装230通信以确定对象是否在交通工具附近。当机动车辆附近的对象构成潜在危险时（例如在第一机动车辆的行进方向上的墙壁或其他障碍物），控制器警示交通工具的驾驶员提防障碍物或自动应用交通工具的刹车。

在另一实施例中，收发器封装230被用来确定至在包括收发器封装230的第一机动车辆的前面行进的第二机动车辆的距离。基于来自半导体管芯124的信号来控制第一机动车辆的速度，以便在第一机动车辆以及在第一机动车辆的前面行进的第二机动车辆之间保持相对恒定的距离。在其他实施例中，天线212c被用于除了雷达发射和接收之外的其他目的。

图5图示替代的收发器封装实施例的平面图。收发器封装330包括包围半导体管芯124、地平面350和天线352的pcb单元340和342。在与收发器封装230类似的重构晶圆的相对侧上形成天线352和地平面350。然而，收发器封装330在天线352和半导体管芯124之间缺少pcb单元。另一方面，天线352和半导体管芯124一起被具有耦合至地参考电压信号的一些导电通孔174的pcb单元340和342包围，以提供免于外部影响的良好屏蔽。收发器封装330包括形成为具有天线252的导电层的一部分的导电迹线360。导电迹线360类似于导电迹线212c，并且将半导体管芯124耦合至pcb单元340和342的导电通孔174。收发器封装330包括形成为具有地平面350的导电层的一部分的导电迹线，以将pcb单元的导电通孔174耦合至在收发器封装的底部上形成的导电凸块206。收发器封装330包括用于环境保护的绝缘层214。收发器封装330与收发器封装230类似地操作，但是包括改进的pcb单元布局。

图6a-6c图示具有在半导体管芯124的收发器封装相对有源表面130的表面上形成的天线的实施例。图6a图示收发器封装430的前面，其中半导体管芯124的有源表面130面向观看者。在pcb单元434上面形成地平面432。地平面432包括在pcb单元434上面的切口，以使得pcb单元434的至少两个导电通孔174不被地平面覆盖。传输线436将半导体管芯124的接触焊盘132耦合至pcb单元434的导电通孔174。传输线436和导电通孔174将要从半导体管芯124传输的信号耦合至半导体封装的背面上的传输线438，即半导体管芯124的背表面128面向的封装的该侧。没有图示连同传输线436形成的附加导电迹线，但是将导电凸块206耦合至半导体管芯124的接触焊盘132。

图6b图示具有面向观看者的半导体管芯124的背表面128的收发器封装430的背面。天线440被形成为地平面432上面的导电层并且通过传输线438耦合至pcb单元434的导电通孔174。天线440进一步通过导电通孔174和传输线436耦合至有源表面130上的接触焊盘132。如在先前的实施例中，在作为地平面432的收发器封装430的相对表面上形成天线440。然而，与先前图示的实施例不同，与有源表面130相对地形成天线440。

图6c图示收发器封装430的截面图。半导体管芯124的有源表面130面向下朝向导电凸块206。在收发器封装430的底部表面上形成地平面432。在收发器封装430的顶表面上面形成天线440。天线440直接与地平面432相对形成。天线440通过传输线438、导电通孔174和传输线436耦合至半导体管芯124的接触焊盘132。地平面432在另一截面中在pcb单元434的导电通孔174上面延伸，并且通过导电通孔174耦合至半导体管芯124的接触焊盘132。导电迹线444和凸块206a为半导体管芯124和外部处理器或控制器之间的信号提供互连。凸块206b提供从衬底到地平面432和半导体管芯124的地电压参考的连接。在一些实施例中，包围半导体管芯124的多个导电通孔174通过凸块206b、地平面432和导电迹线444耦合至地，以为半导体管芯124提供屏蔽。

图7图示具有在封装的每一侧上面形成的两个金属层的收发器封装450。以与图3g中的绝缘层200类似的方式来在半导体管芯124的背面上面形成绝缘层460。形成通过绝缘层460的开口，并且以与图3g中的导电层202类似的方式来形成通过绝缘层460耦合至导电通孔174的导电层462。导电层462包括地平面462b、以及从导电通孔174至扇出型或扇入型互连的导电迹线和接触焊盘。在绝缘层460和导电层462上面形成绝缘层464。在导电层462上面的绝缘层464中形成开口。导电层466被形成在导电层462和绝缘层464上面，并且通过绝缘层464中的开口接触导电层462。在导电层466上面形成绝缘层468。在绝缘层468中形成开口，并且在导电层466上通过绝缘层468中的开口形成导电凸块206。收发器封装450包括在半导体管芯124的背表面128上面的两个金属层。具有多个金属层允许附加电功能的实现。当使用多于两个金属层时，可以形成作为第一金属层462、第二金属层466的一部分或在另外的金属层中的用于收发器封装450的雷达天线的地平面。

收发器封装450包括以与绝缘层460、464和468以及导电层562和466类似的方式形成在重构晶圆的正面上面的绝缘层480、484和488以及导电层482和486。导电层482包括导电迹线和接触焊盘以从半导体管芯124至导电通孔174来使互连扇出。导电层486包括与天线212c、352和440类似的天线486a。在收发器封装450的相对侧上的地平面462b上面形成天线486a。还形成作为使互连从半导体管芯124扇出的导电层486的一部分的导电迹线486b。当使用多于两个金属层时，可以形成作为第一金属层482或第二金属层486或另一金属层的一部分的用于收发器封装450的天线。

可以在半导体管芯124的任一侧上面形成任何期望数目的附加金属层。在背表面128上面的金属层的数目不需要与有源表面130上面的金属层的数目相同。添加附加的层允许更复杂的扇出型路由以及挑战仅单个金属层的其他电特征。可以在先前讨论的实施例的任一个的任一侧上添加附加的金属层以增大实施例的功能。

图8a-8i图示使用虚拟或牺牲管芯来形成用于雷达收发器封装的背面rdl。在图8a中，提供包括在虚拟管芯上面形成的倒置rdl502的虚拟半导体管芯500。半导体管芯500类似于半导体管芯124，但是通常不包括在有源表面中形成的有源电路。在一个实施例中，在虚拟管芯500仍是更大半导体晶圆的一部分的同时形成rdl502。在其他实施例中，使用玻璃晶圆、pcb、或模具互连衬底（moldinterconnectsubstrate）来代替用于虚拟管芯500的半导体材料。

在500上面形成绝缘层504。在一些实施例中，绝缘层504操作为用于在随后的加工步骤中移除管芯500的蚀刻停止层。在绝缘层504上面且在绝缘层508内形成接触焊盘506。在接触焊盘506和绝缘层508上面形成rdl层510。在rdl层510上面形成钝化层512。

在图8b中，将半导体管芯124设置在具有朝向载体取向的有源表面130的载体520上。在载体520和半导体管芯124之间设置可选的界面层522。将虚拟管芯500设置在具有朝向半导体管芯124取向的rdl502的半导体管芯124上面。将永久粘合层526沉积在半导体管芯124上以将rdl502结合至背表面128。在一些实施例中，以晶圆形式将半导体管芯124和虚拟管芯500两者设置在载体520上，并且然后在用粘合剂526结合之后被单体化以创建各个管芯单元528。在其他实施例中，将已单体化的虚拟管芯500设置在仍作为晶圆120的半导体管芯124上。

在图8c中，将pcb单元530和540设置在邻近管芯单元528之间的载体520上。在其他实施例中，来自图8b的管芯单元528被单体化并且连同pcb单元530和540一起设置在单独的载体上。pcb单元530包括芯衬底172和导电通孔174，与pcb单元170一样。此外，pcb单元530包括在芯衬底172的表面上面形成的钝化层534和接触焊盘532。pcb单元540包括在pcb单元的第一表面上具有地平面542的芯衬底172。在地平面542上面形成钝化层544。pcb单元540进一步包括接触焊盘546、传输线547、以及在与地平面542相对的芯衬底172的表面上面形成的天线548。天线548与天线212c类似。pcb单元540包括单独的地平面542以及在锯道176的相对侧上的天线548，每一个与pcb单元540的相对侧上的不同半导体管芯124相关联。在一些实施例中，将pcb单元530设置在每个半导体管芯124的三个侧上，并且将pcb单元540放置在每个半导体管芯的一个侧上并且被两个邻近半导体管芯共享。

在图8d中，使用膏印刷、压缩成型、传递成型、液体封装剂成型、真空压印、旋涂或其他适当的应用器来在包括管芯单元528、pcb单元530、和pcb单元540的载体520上面沉积作为绝缘材料的封装剂或成型化合物550。在一个实施例中，封装剂550完全覆盖虚拟管芯500。

在图8e中，包括管芯单元528、pcb单元530、和pcb单元540的重构晶圆被翻转并且设置在具有可选界面层554的载体552上。在pcb单元530和540和半导体管芯124的有源表面130上面形成介电层560。在介电层560上设置导电层562并且通过介电层560的开口将所述导电层562耦合至pcb单元530、pcb单元540和半导体管芯124的接触焊盘。导电层562被图案化以形成从半导体管芯124的接触焊盘132至pcb单元530的天线548和pcb单元540的导电通孔174的扇出型图案。在介电层560和导电层562上面形成钝化层564以用于电隔离和环境保护。

在图8f中，该重构晶圆被翻转并且放置在可选的背研磨带568上。利用背研磨工具570来执行背研磨操作以移除虚拟管芯500并暴露pcb单元530、pcb单元540和rdl502的接触焊盘。接触焊盘132、接触焊盘532和地平面542全部距背研磨带568近似相同的距离，以使得所有接触焊盘以类似的背研磨深度暴露。在背研磨之后执行清洁工艺以移除表面金属残余和氧化铜。在一些实施例中，在背研磨之前通过例如热或uv释放来移除载体552。在图8g中，在接触焊盘132、接触焊盘532和地平面546上形成导电凸块572。导电凸块572类似于导电凸块206。在一些实施例中，在凸块工艺期间将重构晶圆设置在可选的热支撑带上，并且可以使用可选的夹盘。

在图8h中，通过pcb单元530和540来使半导体管芯124单体化，以将半导体管芯分离成单独的收发器封装580。每个封装580包括在封装的相对侧上形成的地平面542和天线548。

在图8i中，将收发器封装580设置到pcb、母电路板、或其他衬底590上面。衬底590包括接触焊盘594和导电迹线592。导电凸块572被回流以使封装580冶金且电耦合至衬底590。导电迹线592使半导体管芯124电耦合至通过导电层562和导电通孔174设置在衬底590上的其他电路部件。封装580包括在天线548与地平面542之间具有由pcb单元530和540的厚度限定的距离的自定义天线。

图9a-9f图示形成具有为包括到半导体封装中而形成的地平面和天线设计的pcb或ebar单元。图9a图示与上面的芯衬底172类似的芯衬底600。芯衬底600可以是任何适当的绝缘材料。在一些实施例中，芯衬底600包括低dk和低df材料，尤其在10千兆赫（ghz）以上的频率下。基于预期传输频率、天线设计和其他考虑来将芯衬底600的厚度选择成地平面和天线之间的期望距离。多个pcb单元同时形成在芯衬底600上，用锯道602分离。在一些实施例中，在衬底600的顶表面、底表面或两个表面上面形成可选的绝缘层。该绝缘层允许添加特殊材料以增强或适合衬底600对具体情形的介电特性。在一个实施例中，至少顶部两个介电层是低损耗材料。

在图9b中，通过激光打孔、机械打孔或另一适当的措施来形成通过芯衬底600的多个开口或通孔604。开口604被填充有铜、铝、或在图9c中用来形成导电通孔606的另一导电材料。在一些实施例中，衬底600的顶表面和底表面被平面化以确保导电通孔606与衬底的表面共面或者实现衬底的期望最终厚度。

在图9d中，将铜导电层电镀在衬底606的顶部和底部上以形成天线610、接触焊盘611和地平面612。在其他实施例中使用与铜不同的导电材料。每个天线610通过导电通孔606电耦合至衬底600的相对侧上的接触焊盘611。地平面612可以包括作为相同导电层的一部分形成的接触焊盘，或者可以将随后形成的导电层或凸块直接耦合至地平面上的任何地方。天线610从对应的地平面612直接跨过以使得地平面充当天线的反射表面。通过调整衬底600的厚度来配置天线610和对应地平面612之间的距离。

在图9e中的天线610、接触焊盘611和地平面612上面可选地形成绝缘或钝化层614和616。在图9f中，使用锯片或激光切割工具620来将衬底600单体化成多个pcb单元625。pcb单元625每个包括在小的自含式单元中与天线610配对的地平面612。可以用衬底600的不同厚度来多次执行图9a-9f的工艺，导致具有各种天线配置的pcb单元625。可以通过改变多层结构中的层的数目或厚度或者通过将不同数目或厚度的层添加到芯衬底600上来配置衬底600的厚度。在一些实施例中，多层结构具有在形成于低损耗芯衬底600上面的cu层之间的低dk和df累积介电层（例如低损耗预浸料坯或abf）。可以使结果得到的pcb单元625混合并且彼此匹配到半导体封装中，以在单个半导体封装中具有多个天线配置。

在一个实施例中，pcb单元625是通过低损耗铸模填料、模具片材或abf而具有全电镀累积铜层和铜列的模制互连系统（mis）。在另一实施例中，利用典型的芯和预浸料坯来形成pcb单元625，其中朝向天线610的最外面的层是具有基于pcb单元的总期望厚度而设计的厚度的低dk和df材料的2个介电层。

图10a-10f示出形成具有被嵌入用来提供天线功能的pcb单元625的半导体封装。在图10a中，使用拾取和放置工艺来将半导体管芯124和pcb单元625设置在载体630上面。界面层632是设置在载体630上面以将pcb单元625和半导体管芯124临时固定就位的可选的可释放粘合、热释放或uv释放层。每个半导体管芯124与锯道636之间的两个pcb单元625成组以形成每个具有一对天线610的半导体封装。在其他实施例中，单个半导体管芯124与每个封装的单个pcb单元625或多于两个pcb单元配对。

将半导体管芯124设置在载体630上，其中有源表面130朝向载体取向。将pcb单元625设置在载体630上，其中接触焊盘611和地平面612朝向载体取向。有源表面130和载体630上的接触焊盘611的相对定位允许随后形成的导电层通过导电通孔606和接触焊盘611方便地将天线610连接到接触焊盘132。

每个单元中的pcb单元625可以被形成有不同厚度的衬底600，以针对不同频率来优化两个天线。可以彼此独立地并且与半导体管芯124的厚度独立地选择pcb单元625的厚度。在一些实施例中，pcb单元625中的一个或多个比要针对不同传输频率来优化的半导体管芯124更厚。天线610还可以是针对不同目的而使用的不同类型的天线。半导体管芯124和pcb单元625被封装剂640覆盖以形成图10b中的重构晶圆642。在一些实施例中，封装剂640经历固化、背研磨和激光标记工艺。

图10c示出通过热释放、uv释放、机械剥离或任何其他适当的机制从载体630移除的重构晶圆642。重构晶圆642可以被翻转并设置在第二载体上。使用任何适当的薄膜沉积技术并且由任何适当的绝缘材料在重构晶圆642上形成绝缘层643。通过激光消融、化学蚀刻或另一适当的工艺来形成通过绝缘层643和绝缘层616的开口以暴露地平面612、接触焊盘611和接触焊盘132的用于电互连的各部分。

在绝缘层643上面形成导电层644并且使其延伸到开口中以物理且电接触地平面612、接触焊盘611和接触焊盘132。使用任何适当的加性、半加性或减性金属沉积技术来由铜、铝或任何其他适当的导电材料形成导电层644。导电层644包括用于下一级电互连的接触焊盘，以及用来将接触焊盘132和地平面612连接到导电层644的接触焊盘的导电迹线。导电层644还包括用来将接触焊盘132电耦合至接触焊盘611，并且通过导电通孔606进一步耦合至天线610的导电迹线。

在图10d中，在导电层644上面形成绝缘或钝化层645。在绝缘层645中形成开口以暴露导电层644的接触焊盘。在开口中形成凸块646以用于随后集成到更大电子设备中。由包括落球工艺或焊膏印刷印刷工艺的任何适当的工艺来形成凸块646。可选地在凸块646下面形成凸块下金属化。在一些实施例中，在导电层644上面形成附加的rdl层以在形成凸块646之前实施更复杂的信号路由。在其他实施例中，在地平面512上直接形成凸块646。

在图10e中，使用锯片或激光切割工具648来将重构晶圆642单体化成多个半导体封装650，其可以被存储在带和卷中以用于分配。图10f示出具有用于有源功能的半导体管芯124和耦合至半导体管芯以广播并接收电磁信号的一对天线610的半导体封装650。在pcb单元625的相对侧上形成天线610和地平面612来在天线和地平面之间实现良好的垂直分离。导电通孔606提供从半导体管芯124至天线610的垂直连接。使天线610从半导体管芯124水平分离会使天线与半导体管芯中的rf电路可能造成的不希望的噪声隔离开来。针对关于广播频率和天线类型的灵活性，可以独立地选择用于每个天线的衬底600的厚度。

图11a-11c图示具有第二天线pcb的实施例。图11a示出设置在与半导体管芯124邻近的载体630上的pcb单元700，与图10a中图示的状态类似。在一些实施例中，pcb单元700是模塑互连系统（mis）。pcb单元700基本上与上面的pcb单元625类似，但是具有在芯衬底600的顶部表面和底部表面上形成的不同配置的导电层。pcb单元700可选地包括在芯衬底600的顶部上形成的天线710和在芯衬底的底部上形成的地平面712，与上面的天线610和地平面612类似。形成通过芯衬底600的一个或多个导电通孔716，以提供至顶表面的地连接，并且在导电层中的顶表面上形成地平面、接触焊盘或其他接地结构718连同天线710。pcb单元700包括在其他截面中的导电通孔606，以将天线710耦合至它们的相应pcb单元700的底表面，因此允许天线通过随后形成的rdl至半导体管芯124的连接。在其他实施例中，pcb单元700是玻璃互连单元，其中在顶部和底部表面处的rdl具有完全或部分天线结构。

将半导体管芯124和pcb单元700设置在载体630上，并且然后将第二pcb单元730设置在半导体管芯以及下pcb单元上面。pcb单元730类似于上面的pcb单元700和625。pcb单元730包括芯衬底732。在一个实施例中，芯衬底732是低损耗衬底。在芯衬底732的与半导体管芯124相对的顶表面上面的导电层中形成天线734和地平面736。在一个实施例中，天线734是贴片天线。在与天线734和地平面736相对的芯衬底732的表面上形成接触焊盘738。形成通过芯衬底732的导电通孔740以将接触焊盘738电耦合至天线734和地平面736。所图示的具有天线734、地平面736和接触焊盘738的导电层根据需要包括用于信号路由的导电迹线。在pcb单元730的表面上面形成钝化层742和744以用于导电层的结构完整性。在其他实施例中，pcb单元730是模塑互连系统（mis）。在绝缘层744的开口中的接触焊盘738上形成凸块746。凸块746可以是sn、sn合金、铜芯焊球（ccsb）、固化的导电膏、铜柱、或其他适当的互连结构。在将pcb单元730设置在pcb单元700上面之后，使凸块746回流以将pcb单元机械且电耦合在一起。

图11b图示替代制造工艺，其中首先将pcb单元700安装至pcb单元730，并且然后将所有pcb单元一起设置到半导体管芯124上面的载体630上。制造pcb单元730并且然后将pcb单元730取向，其中接触焊盘738向上取向。将pcb单元700安装到pcb单元730上。然后使用拾取和放置或其他适当的操作来使pcb单元700和730的组合翻转并设置在半导体管芯124上面。

使半导体管芯124、pcb单元700和pcb单元730模制在封装剂750中，以形成如在图10b中图示的面板。在该面板上形成累积的互连结构，然后如在图10e中图示的那样使其单体化，以形成在图11c中的半导体封装748。半导体封装748包括与pcb单元730的天线734垂直对齐的pcb单元700的天线710。天线710通过导电通孔606和导电层644耦合至半导体管芯124。天线734通过导电通孔740、接触焊盘738、凸块746、导电通孔606和导电层644耦合至半导体管芯124。

已垂直对齐的天线在潜在天线配置方面提供了显著的灵活性。天线734和710组合来形成单个天线结构。一个天线734或710可以是主贴片天线，而另一个操作为反射器。天线710和734可以被操作为天线阵列以修改辐射图案。除了具有由pcb单元730和700之间的天线元件对形成的天线结构之外，天线结构可以跨pcb单元730的相对表面而分离。

图12示出具有如上面在图11c中的在pcb单元700和pcb单元730之间配对的天线710和734的半导体封装751。此外，pcb单元730具有在芯衬底732的相对顶表面和底表面上形成的天线752和754。天线710和天线734之间的第一距离d0大于天线752和754之间的第二距离d1。芯衬底732的厚度以及pcb单元700和730之间的间隙可以被配置成创建用于多带应用的具有任何适当分离距离的天线对。可以用在距它们各自天线不同距离处的地平面或反射器来替换下天线710和754或上天线734和752。天线可以以任何适当的组合与另一天线、反射器或地平面成组，以形成在两个pcb单元或其任何两个表面之间分离的天线结构。

图13图示具有在与半导体管芯124相对的芯衬底732的顶表面上形成的平面天线结构772的半导体封装770。在芯衬底732的底表面上形成可选的地平面或反射器层774。提供导电通孔776以将平面天线结构772电耦合至半导体管芯124。平面天线结构772可以是基本上覆盖芯衬底732的整个占用空间的一个大天线结构或多个隔离的天线结构。该天线结构可以是线性的、方形的、圆形的、螺旋形的、多边形的、偶极子或任何其他适当的天线形状。下pcb单元700可以包括如在图11a-11c和12中的附加天线、地平面或任何其他的有用电路元件。

图14a和14b图示具有用来容纳更高半导体管芯124的在上pcb单元中形成的开口的实施例。可以利用每个设置在下pcb单元700之一上的多个单独的上pcb单元来制成类似的封装，而不是具有开口的一个大的上pcb单元。图14a示出具有通过pcb单元730形成的开口802的半导体封装800。半导体管芯124在芯衬底732的高度内垂直延伸到开口802中。开口802具有与半导体管芯124的占用空间完全重叠的占用空间以使得上pcb单元不会物理接触半导体管芯，即使存在一些垂直重叠。半导体封装800包括如在图11c中的类似天线配置，其中配对的天线710和734在pcb单元700和730之间。半导体封装800还与上述实施例中的任一个兼容，例如，如在图12中那样，天线752和754可以在芯衬底732的相对表面上配对。

图14b示出具有附加天线配置选项的半导体封装810。芯衬底732的左侧包括天线结构812，例如贴片、隙缝、偶极子或任何其他适当的天线结构。在邻近天线结构812的芯衬底732上形成地平面或反射器814。导电通孔816延伸通过芯衬底732以电耦合元件814。在一些实施例中，导电通孔816连同导电层814操作为地平面或反射器的一部分。多个导电通孔816可以并行耦合以延伸反射器的尺寸。

芯衬底732的右侧示出在顶表面上形成的天线结构820。天线结构820可以是任何适当的天线结构并且可以包括驱动器和定向器。在与天线结构820相对的芯衬底732的底表面上形成可选的地平面824。在其他实施例中，图14b中图示的天线配置还可以在没有开口802的情况下与上面的pcb单元一起使用。

虽然已经详细地说明了本发明的一个或多个实施例，但是技术人员将会认识到，可以在不偏离如在下面的权利要求中阐述的本发明的范围的情况下对那些实施例作出修改和改编。