一种高EAS的VDMOS器件的制作方法

本实用新型属于功率半导体器件领域，具体涉及一种高EAS的VDMOS器件。

背景技术：

平面VDMOS的产品结构包含终端和元胞两部分，其中终端是指2、3所示的芯片边缘层域(A层域)，元胞指2、4、5、7所示的芯片中间层域(B层域)。现有的设计结构中，一般器件击穿发生在A层域或B层域。若在A层域发生击穿，由于A层域在芯片上只是围绕周围一圈，导致产品的雪崩能量(EAS)很低。若在B层域发生击穿，B层域由于元胞比较多，一般都有上万个元胞，所以雪崩能量(EAS)会好一些。但是B层域的5、4、2会形成一个寄生的NPN三极管，此三极管在反向击穿时存在二次击穿问题，导致产品的雪崩能量(EAS)仍然不是最佳。

技术实现要素：

本实用新型的目的在于提供了一种高EAS的VDMOS器件，具有更高的雪崩能量(EAS)。

为达上述目的，本实用新型的主要技术解决手段是提供一种高EAS的VDMOS器件，包括重掺衬底，形成于所述重掺衬底上的轻掺磷外延层，所述轻掺磷外延层为左右两侧凹陷的横截面为“凸”型的结构，所述轻掺磷外延层凹陷的部分上设有轻掺硼层，所述轻掺硼层上设有凹槽，所述轻掺硼层前后两段上凹槽内均设有源层和重掺硼层，所述轻掺硼层中间部分的前半段凹槽上设有重掺硼层，所述轻掺硼层中间部分的后半段所对的本实用新型所述的器件的部分作为击穿区域，所述轻掺磷外延层凸起部分上设有二氧化硅层，所述二氧化硅层内设有多晶层，所述二氧化硅层外设有覆盖轻掺硼层两侧凹陷的金属层。

所述金属层采用铝或铝硅或铝硅铜。

所述源层和重掺硼层均为环形结构。

附图说明

图1是现有VDMOS的俯视图，A区域为终端，B区域为元胞，

图2是图1的C处的截面结构图，

图3是本实用新型一实施例的俯视图，

图4是图3实施例的E线处的截面结构图，

图5是图3实施例的F线处的截面结构图，

图6是图3实施例的G线处的截面结构图，

图中：重掺衬底1、轻掺磷外延层2、p+环3、轻掺硼层4、源层5、重掺硼层6、多晶层7、金属层8、二氧化硅层9。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本实用新型保护的范围。

本领域技术人员应理解的是，在本实用新型的揭露中，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此上述术语不能理解为对本实用新型的限制。

可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。

如图2-5所示，本实施例所描述的一种高EAS的VDMOS器件，包括重掺衬底1，形成于所述重掺衬底上的轻掺磷外延层2，所述轻掺磷外延层2为左右两侧凹陷的横截面为“凸”型的结构，所述轻掺磷外延层2凹陷的部分上设有轻掺硼层4，所述轻掺硼层4上设有凹槽，所述轻掺硼层4前后两段上凹槽内均设有源层5和重掺硼层6，所述轻掺硼层4中间部分的前半段凹槽上设有重掺硼层6，所述轻掺硼层4中间部分的后半段所对的本实用新型所述的器件的部分作为击穿区域，所述轻掺磷外延层2凸起部分上设有二氧化硅层9，所述二氧化硅层9内设有多晶层7，所述二氧化硅层9外设有覆盖轻掺硼层4两侧凹陷的金属层8。

所述金属层采用铝或铝硅或铝硅铜。

所述源层5和重掺硼层6均为环形结构。

为了提高平面型VDMOS的雪崩能量(EAS)，在传统VDMOS的设计基础上，通过器件设计结构优化，在一个元胞中提供部分层域即，F处先击穿。该击穿层域没有N+区域，不存在寄生的NPN三极管，也就没有三极管的二次击穿问题。所以提高产品的雪崩能量(EAS)。如图2，在普通元胞结构基础上增加了D层域。所述1-9均为现有的技术和材质，创新在于D区域的E/F处的截面的结构设计不同。

通过该采用该结构设计，相同芯片面积的平面VDMOS，EAS能力提高20％以上。

本实用新型不局限于上述最佳实施方式，任何人在本实用新型的启示下都可得出其他各种形式的产品，但不论在其形状或结构上作任何变化，凡是具有与本申请相同或相近似的技术方案，均落在本实用新型的保护范围之内。