高电子迁移率晶体管ESD保护结构的制作方法

背景技术：

计算系统已经为现代社会的进步做出了重大贡献，并且在许多应用中得以利用以获得有利的结果。诸如台式个人计算机(pc)、膝上型pc、平板pc、上网本、智能电话、服务器等众多设备在娱乐、教育、商业和科学等大多数领域中促进了提高生产率和降低通信和分析数据的成本。计算设备和其他电子设备的一个共同方面是开关器件，其以相对低的导通电阻快速打开和关闭、通过大电流，和/或具有大的击穿电压。可以以相对低的导通电阻快速打开和关闭、通过大电流和/或具有大的击穿电压的开关器件通常用在电压转换器、高频发射器和接收器等诸如此类的许多电子设备中。

可以以相对低的导通电阻快速打开和关闭、通过大电流和/或具有大的击穿电压的示例性开关器件是高电子迁移率晶体管(hemt)，也称为异质结构场效应晶体管(hfet)或调制掺杂的场效应晶体管(modfet)。增强型hemt响应于其栅极和源极端子之间的正电压高于器件的阈值电压而在其漏极和源极端子之间开启和导通。增强型hemt通常响应于其栅极和源极端子之间的电压低于阈值电压而关断。当增强型hemt关断时，可以在它们的栅极和源极端子之间施加小的负电压，以减小漏电流。由于过电压事件、静电放电(eds)事件等，hemt也很容易被高压损坏。因此，需要一种与hemt和其他类似器件一起使用，而不影响器件的切换操作的保护电路。

技术实现要素：

通过参考以下描述和附图可以最好地理解本技术，所述描述和附图用于说明针对具有整体静电放电(esd)保护结构的高电子迁移率晶体管(hemt)的本技术的实施例。该器件可以包括多栅极hemt，其包括触发栅极和配置成耦合二极管的漏极结构的一个或更多个附加栅极。

在一个实现方式中，所述器件可包括设置在所述宽带隙半导体层上的更宽带隙半导体层，以形成异质结，其中二维电子气(2deg)通道出现在宽带隙半导体层中邻近更宽带隙半导体层的边界处。源极可以设置在更宽带隙半导体层的第一部分上，漏极可以设置在更宽带隙半导体层的第二部分上。第一栅极可以设置在源极和漏极之间的、更宽带隙半导体层的第三部分上。第二栅极可以设置在第一栅极和漏极之间的、更宽带隙半导体层的第四部分上，并且电耦合到漏极。当在第一栅极和源极之间施加小于第一阈值电压的电位电压时，2deg沟道中邻近第一栅极的多数载流子可以被第一栅极耗尽。当在更宽带隙半导体层的第四部分和第三部分之间的、更宽带隙半导体层的第五部分与第二栅极之间施加小于第二阈值电压的电位电压时，2deg沟道中邻近第二栅极的多数载流子可被第二栅极耗尽。第二阈值电压可以大于或等于第一阈值电压。

该器件可以可选地包括一个或更多个附加栅极。例如，第三栅极可以设置在第一栅极和第二栅极之间的、更宽带隙半导体层的第五部分上，并且可以电耦合到第二栅极和第三栅极之间的、更宽带隙半导体层的第六部分。第三阈值电压也可以大于或等于第一阈值电压。

在另一实现方式中，器件可包括设置在氮化镓(gan)层上的氮化铝镓(algan)层。可以在gan层中邻近gan层与algan层之间的界面处建立异质结。第一导体可以设置在algan层的第一部分上以形成源极，第二导体可以设置在algan层的第二部分上以形成漏极。第一gan区域可以设置在algan层的第三部分上、邻近源极和漏极之间的异质结，以形成第一栅极。第二gan区域可以设置在algan层的第四部分上、邻近第一栅极与漏极之间的异质结，以形成第二栅极。第二栅极可以电耦合到漏极。与第二栅极相关联的阈值电压可以等于或大于与第一栅极相关联的阈值电压。同样，该器件可以可选地包括一个或更多个附加栅极。

提供该发明内容以用于以简化形式介绍一些概念，这些概念将在下面的具体实施方式中进一步描述。本发明内容不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用于限制所要求保护的主题的范围。

附图说明

本技术的实施例通过示例而非限制的方式在附图的图中示出，并且其中相似的附图标记指代类似的元件，并且其中：

图1示出了根据本技术的方面的增强型hemt的示意图。

图2示出了根据本技术的方面的增强型hemt的框图。

图3示出了根据本技术的方面的增强型hemt的框图。

具体实施方式

现在将详细参考本技术的实施例，其示例在附图中示出。虽然将结合这些实施例描述本技术，但是应该理解，它们并不旨在将本发明限制于这些实施例。相反，本发明旨在覆盖替代、修改和等同物，其可以包括在由所附权利要求限定的本发明的范围内。此外，在本技术的以下详细描述中，阐述了许多具体细节以便提供对本技术的透彻理解。然而，应该理解，可以在没有这些具体细节的情况下实践本技术。在其他情况下，没有详细描述众所周知的方法、过程、组件和电路，以免不必要地模糊本技术的各方面。

以下本技术的一些实施例是按照对一个或更多个电子设备内的数据的操作的例程、模块、逻辑块和其他符号表示来呈现的。描述和表示是本领域技术人员用来最有效地将他们工作的实质传达给本领域其他技术人员的手段。例程、模块、逻辑块等在此并且通常被设想为导致期望结果的过程或指令的自洽序列。这些过程包括对物理量进行物理操纵。通常，尽管不是必须的，这些物理操纵采用能够在电子设备中存储、传输、比较和以其他方式操纵的电信号或磁信号的形式。出于方便的原因，并且参考共同使用，参考本技术的实施例，这些信号被称为数据、比特、值、元素、符号、字符、术语、数字、字符串等。

然而，应该记住，所有这些术语都应被解释为参考物理操纵和物理量，并且仅仅是方便的标签，并且将根据本领域通用的术语进一步解释。除非从以下讨论中明确指出，否则应理解，通过对本技术的讨论，利用诸如“接收”等术语的讨论指的是电子设备(诸如，操纵和转换数据的电子计算设备)的动作和过程。数据被表示为电子设备的逻辑电路、寄存器、存储器等内的物理(例如，电子)量，并且其被转换成类似地表示为电子设备内的物理量的其他数据。

在本申请中，分隔符的使用旨在包括连词。使用定冠词或不定冠词并不意图表示基数。特别地，对“所述”对象或“一个”对象的引用旨在表示可能的多个这样的对象之一。还应理解，本文使用的措辞和术语是出于描述的目的，不应视为限制。

图1示出了根据本技术的方面的增强型hemt的示意图。hemt可用作静电放电(esd)箝位。hemt100可以包括漏极110、源极120、第一栅极130和第二栅极140。hemt100的二维电子气(2deg)沟道可以设置在hemt100的漏极110和源极120之间。第一栅极130可以设置为邻近漏极110和源极120之间的2deg沟道。第一栅极130可以配置成当在第一栅极130和源极120之间施加的电位小于与第一栅极130相关联的阈值电压时，耗尽邻近第一栅极130的2deg沟道中的多数载流子。第二栅极140可以设置为在漏极110和第一栅极130之间、邻近2deg沟道处。第二栅极140可以电耦合到漏极110。第二栅极140可以配置成当第二栅极140与第二栅极140和第一栅极130之间的2deg沟道之间的电压小于与第二栅极相关联的阈值电压时，耗尽邻近第二栅极140的2deg沟道中的多数载流子。第一栅极可以称为触发栅极，第二栅极可以称为耦合二极管的漏极结构。与第二栅极140相关联的阈值电压可以等于或大于与第一栅极130相关联的阈值电压。在一个实现方式中，与第一和第二栅极130、140相关联的阈值电压可以是大约1-2伏特。

当将小于与第一栅极130相关联的阈值电压的电压施加到第一栅极130并且2deg沟道中的多数载流子在第一栅极130附近耗尽时，2deg沟道在源极110和漏极120之间不传导电流，并且hemt100关断。当将小于与第二栅极140相关联的阈值电压的电压施加到第二栅极140，并且2deg沟道中的多数载流子在第二栅极140附近耗尽时，2deg沟道在源极110和漏极120之间不传导电流，并且hemt100也关断。当施加到第一和第二栅极130、140的电压大于与相应的栅极130、140相关联的阈值电压时，2deg沟道可以在源极100和漏极120之间传导电流并且hemt100导通。当hemt100接通时，基本上所有电流都从漏极120流到源极110。基本上没有电流流过第二栅极140到达源极110。

在正常操作条件下，关断增强型hemt100。然而，在esd条件下，第一和第二栅极下方的耗尽区减小，从而暴露漏极和源极之间的连续2deg沟道，以从漏极到源极释放esd电流。此外，hemt100可以承受栅极和源极之间的负电压，以减少由于通过器件的漏电流引起的功率损耗，而不会破坏器件的操作。在一个实现方式中，当将正电压施加到相对于漏极的源极时，第二栅极可经配置为具有约10到12伏特(v)的耗尽层穿通(punchthrough)。

现在参考图2，示出了根据本技术的方面的增强型hemt的框图。hemt100可以包括设置在宽带隙半导体210上的更宽带隙半导体层205，以形成异质结。这里使用的术语“宽带隙”和“更宽带隙”描述了各个材料相对于彼此的带隙。通常，窄带隙是指一类半导体，如硅(si)和锗(g)，而氮化镓(gan)可以被认为是宽带隙半导体，而氮化铝镓(algan)可以被认为是更宽带隙半导体。宽带隙半导体层210可以是基本上本征的半导体层。如本文所用，术语“基本上本征的(substantiallyintrinsic)”是指非故意掺杂的半导体，其可包括一种或更多种非故意地包含在半导体中的杂质/掺杂剂。2deg沟道215可以在邻近更宽带隙半导体层205的边界的宽带隙半导体层210中发生。在一个实现方式中，更宽带隙半导体层205可以是iii/v族半导体化合物，其包括iii族元素，宽带隙半导体层210可以是iii/v族半导体化合物。例如，宽带隙半导体层210可以包括氮化镓(gan)，而更宽带隙半导体层205可以包括氮化铝镓(algan)。2deg沟道215中的多数载流子可以是在algan层205和gan层210之间形成的异质结中的电子。

hemt100还可以包括漏极220，源极225，第一栅极230和第二栅极235。源极225可以设置在更宽带隙半导体层205的第一部分上，以及漏极220可以设置在更宽带隙半导体层205的第二部分上。在一种实现方式中，漏极220和源极225可以包括导体，例如钛(ti)、氮化钛(tin)、钨(w)、钛钨(tiw)、钼(mo)等，其可以通过更宽带隙半导体层205与2deg沟道215形成良好的欧姆接触。在一个实现方式中，第一和第二栅极230、235可以包括掺杂的iii-v族半导体化合物。例如，第一和第二栅极330、335的掺杂的iii/v族半导体化合物可以包括p型掺杂的gan。在一个实现方式中，第二栅极235可与第一栅极230间隔开约1微米(μm)或更小。在一个实现方式中，第二栅极235的沟道长度可以基本上小于第一栅极230的沟道长度。第二栅极235的沟道长度可以显着更小，使得当源极225处的电压为正并达到一个水平时，第二栅极235的沟道的传导机制处于或高于由漏极感应势垒降低机制设定的穿通机制。例如，可以调节第二栅极235的沟道长度，使得对于esd事件实现大约10v到12v的预定穿通电压。

第一栅极230可以设置在源极225和漏极220之间的、更宽带隙半导体层205的第三部分上。当在第一栅极230和源极225之间施加小于第一阈值电压的电压时，邻近第一栅极的2deg沟道215中的多数载流子可以被第一栅极230耗尽240。第二栅极235可以设置在第一栅极230和漏极220之间的、更宽带隙半导体层205的第四部分上。第二栅极235可以电耦合到漏极220。当在第二栅极235和更宽带隙半导体层205的第五部分之间施加小于第二阈值电压的电压时，邻近第二栅极235的2deg沟道215中的多数载流子可被第二栅极235耗尽250，所述第五部分位于更宽带隙半导体层205的第四部分和第三部分之间。第二阈值电压可以等于或大于第一阈值电压。

第一和第二栅极230、235的尺寸可以具有基本相似的尺寸。例如，p型掺杂的gan层230、235的长度、宽度和厚度可以基本相同。类似地，邻近第一和第二栅极230、235的更宽带隙半导体层205的第三和第四部分的尺寸可以具有基本相似的尺寸。例如，邻近第一和第二栅极230、235的algan层205的厚度可以是基本均匀的。如果hemt100配置成具有基本相等的第一和第二阈值电压，则在邻近第一和第二栅极230、235的更宽带隙半导体层205中的附加的iii族元素(例如铝)的浓度可以基本上是相等的。如果hemt100配置成具有第二栅极235，其具有大于与第一栅极230相关联的第一阈值电压的相关第二阈值电压，则邻近第二栅极235的更宽带隙半导体层205中的附加的iii族元素(例如铝)的浓度可以大于邻近第一栅极230的更宽带隙半导体层205中的附加的iii族元素(例如铝)的浓度。

当将小于与第一栅极230相关联的阈值电压的电压施加到第一栅极230并且2deg沟道中的多数载流子在第一栅极230附近耗尽时，则2deg沟道不能在源极225和漏极220之间传导电流，以及hemt100关断。当将小于与第二栅极235相关联的阈值电压的电压施加到第二栅极235并且2deg沟道中的多数载流子在第二栅极235附近耗尽时，则2deg沟道不能在漏极220和源极225之间传导电流，以及hemt100也关断。当施加到第一和第二栅极230、235的电压大于与相应的栅极230、235相关联的阈值电压时，2deg沟道可以在漏极220和源极225之间传导电流，以及hemt100开启。

在正常操作条件下，增强型hemt100关断。然而，在esd条件下，第一和第二栅极下方的耗尽区减小，从而在漏极和源极之间暴露出连续的2deg沟道，用于释放esd电流。此外，hemt100可以承受栅极和源极之间的负电压，以减少由于通过器件的漏电流引起的功率损耗，而不会破坏器件的操作。

hemt100还可以包括衬底255，在其上可以形成宽带隙半导体层210。在一个实现方式中，衬底可以是硅，碳化硅或类似衬底，其可以通过诸如外延沉积之类的方法提供易于形成宽带隙半导体层210。hemt100可以可选地包括在更宽带隙半导体层205和宽带隙半导体层210之间的晶格过渡层260，以减少两层之间的晶格失配。在一个实现方式中，晶格过渡层260可包括氮化铝(aln)层。hemt100还可以包括设置在第一栅极230上的第一栅极接触265，以及设置在第二栅极235上的第二栅极接触270。在一个实现方式中，第一栅极接触265和第二栅极接触270可以包括导体，例如钛(ti)、氮化钛(tin)、钨(w)、钛钨(tiw)、钼(mo)等，其可以形成与相应的第一栅极230和第二栅极235的良好的欧姆接触。hemt100还可以包括本领域技术人员已知的或者对于本领域技术人员而言与本技术的方面相结合是显而易见的许多其他层、区域、结构、元件等。然而，因为这些其他层、区域、结构、元件等与理解本技术的方面没有密切关系，所以这里不再描述。

hemt100器件的实施例与硅(si)上的gan和gan兼容，因此可以集成在si器件技术上使用gan或gan制造的电路中。因此，hemt100可以容易地用作基于si技术的电路中的gan和/或gan中的esd箝位。

在各方面中，hemt可包括多个额外的栅极。现在参考图3，示出了根据本技术的各个方面的增强型hemt的框图。hemt300可以包括设置在宽带隙半导体310上的更宽带隙半导体层305，以形成异质结。宽带隙半导体层310可以是基本上本征的半导体层。2deg沟道315可以在邻近更宽带隙半导体层305的边界的宽带隙半导体层310中发生。在一个实现方式中，更宽带隙半导体层305可以是包括iii族元素的iii/v族半导体化合物，以及宽带隙半导体层310可以是iii/v族半导体化合物。例如，宽带隙半导体层310可以包括氮化镓(gan)，而更宽带隙半导体层305可以包括氮化铝镓(algan)。2deg沟道315中的多数载流子可以是在algan层305和gan层310之间形成的异质结中的电子。

hemt300还可以包括漏极320、源极325、第一栅极330、第二栅极335和第三栅极340。源极325可以设置在更宽带隙半导体层305的第一部分上，以及漏极320可以设置在更宽带隙半导体层305的第二部分上。在一种实现方式中，漏极320和源极325可以包括导体，例如钛(ti)、氮化钛(tin)、钨(w)、钛钨(tiw)、钼(mo)等，其可以通过更宽带隙半导体层305与2deg沟道315形成良好的欧姆接触。在一个实现方式中，第一和第二栅极330、335可包括掺杂的iii/v族半导体化合物。例如，第一和第二栅极330、335的掺杂的iii/v族半导体化合物可以包括p型掺杂的gan。

第一栅极330可以设置在源极325和漏极320之间的更宽带隙半导体层305的第三部分上。第二栅极335可以设置在第一栅极330和漏极320之间的、更宽带隙半导体层305的第四部分上。第二栅极335可以电耦合345到漏极320。第三栅极340可以设置在第一栅极330和第二栅极335之间的、更宽带隙半导体层305的第五部分上。第三栅极340可以电耦合350到第二栅极335和第三栅极340之间的更宽带隙半导体层305的第六部分。当在第一栅极330和源极325之间施加小于第一阈值电压的电压时，邻近第一栅极330的2deg沟道315中的多数载流子可以由第一栅极330耗尽355。当在第二栅极335和第三栅极340之间施加小于第二阈值电压的电势电压时，邻近第二栅极335的2deg沟道315中的多数载流子可以由第二栅极335耗尽360。当在第三栅极340和第一栅极330之间施加小于第三阈值电压的电压时，邻近第三栅极340的2deg沟道中的多数载流子可以由第三栅极340耗尽365。第二阈值电压和第三阈值电压可以大于或等于第一阈值电压。hemt300可包括与第三栅极340类似地配置的任何数量的额外的栅极。

第一、第二和第三栅极330、335、340的尺寸可以具有基本相似的尺寸。例如，p型掺杂的gan层330、335、340的长度、宽度和厚度可以基本相同。类似地，邻近第一、第二和第三栅极330、335、340的更宽带隙半导体层305的第三、第四和第五部分的尺寸可以具有基本相似的尺寸。例如，邻近第一、第二和第三栅极330、335、340的algan层305的厚度可以是基本均匀的。如果hemt300配置成具有基本相等的第一、第二和第三阈值电压，则邻近第一、第二和第三栅极330、335、340的更宽带隙半导体层305中的附加iii族元素(例如铝)的浓度可以基本相等。如果hemt300配置成具有第二栅极335和/或第三栅极340，其具有大于与第一栅极330相关联的第一阈值电压的相关第二和/或第三阈值电压，则邻近第二和第三栅极335、340的更宽带隙半导体层305中的附加iii族元素(诸如铝)的浓度可以大于邻近第一栅极330的更宽带隙半导体层305中的附加iii族元素(诸如铝)的浓度。

当将小于与第一栅极330相关联的阈值电压的电压施加到第一栅极330，并且2deg沟道中的多数载流子在第一栅极330附近耗尽时，2deg沟道不能在漏极320和源极325之间传导电流，以及hemt300关断。当将小于与第二栅极335相关联的阈值电压的电压施加到第二栅极335，并且2deg沟道中的多数载流子在第二栅极335附近耗尽时，2deg沟道不能在漏极320和源极325之间传导电流，以及hemt300也关断。当将小于与第三栅极340相关联的阈值电压的电压施加到第三栅极340，并且2deg沟道中的多数载流子在第三栅极340附近耗尽时，2deg沟道不能在漏极320和源极325之间传导电流，以及hemt300也关断。当施加到第一、第二和第三栅极330、335、340的电压大于与相应的栅极330、335、340相关联的阈值电压时，2deg沟道可以在漏极320和源极325之间传导电流，并且hemt300开启。

在正常操作条件下，关断增强型hemt300。然而，在esd条件下，第一、第二和第三栅极下方的耗尽区减小，从而暴露漏极和源极之间的连续2deg沟道，以释放esd电流。此外，hemt300可以承受栅极和源极之间的负电压，以减少由于通过器件的漏电流引起的功率损耗，而不会破坏器件的操作。

hemt300还可以包括衬底370，在其上可以形成宽带隙半导体层310。在一个实现方式中，衬底370可为硅，碳化硅或类似衬底，其可通过诸如外延沉积之类的方法易于形成宽带隙半导体层310。hemt300可以可选地包括在宽带隙半导体层310和更宽带隙半导体层305之间的晶格过渡层375，以减少两层之间的晶格失配。在一个实现方式中，晶格过渡层375可包括氮化铝(aln)层。hemt300还可以包括设置在第一栅极330上的第一栅极接触380，设置在第二栅极335上的第二栅极接触385，设置在第三栅极340上的第三栅极接触385，以及用于将第三栅极340耦合到第二栅极335和第三栅极340之间的更宽带隙半导体层305的体接触395。在一种实现方式中，第一、第二和第三栅极接触380、385、390和体接触395可以包括导体，例如钛(ti)、氮化钛(tin)、钨(w)、钛钨(tiw)、钼(mo)等，其可以形成与相应的第一、第二和第三栅极330、335、340和更宽带隙半导体层305的良好的欧姆接触。hemt300还可以包括本领域技术人员已知的或对于本领域技术人员来说与本技术的各方面组合是显而易见的许多其他层、区域、结构、元件等。然而，因为这些其他层、区域、结构、元件等与理解本技术的方面没有密切关系，所以这里不再描述。

hemt300器件的实施例与硅(si)上的gan和gan兼容，因此可以集成在使用gan或gan在si器件技术上制造的电路中。因此，hemt300可以容易地用作基于si技术的电路中的gan和/或gan中的esd箝位。

已经出于说明和描述的目的呈现了本技术的特定实施例的前述描述。它们并不旨在穷举或将本发明限制于所公开的精确形式，并且显然根据上述教导可以进行许多修改和变化。选择和描述实施例是为了最好地解释本技术的原理及其实际应用，从而使得本领域的其他技术人员能够最好地利用本技术，具有适合于预期的特定用途的各种修改的各种实施例被考虑。本发明的范围旨在由所附权利要求及其等同物限定。