三维存储结构及其制作方法与流程

本发明涉及半导体技术领域，具体而言，涉及一种三维存储结构及其制作方法。

背景技术：

现有技术中，闪存(flashmemory)存储器的主要功能是在不加电的情况下能长期保持存储的信息，具有集成度高、存取速度快、易于擦除和重写等优点，因而在电子产品中得到了广泛的应用。为了进一步提高闪存存储器的位密度(bitdensity)，同时减少位成本(bitcost)，进一步提出了三维的闪存存储器(3dnand)。

在3dnand闪存结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3dnand存储器结构。3dnand闪存结构中的堆叠结构通常包括核心阵列区域和台阶区域，台阶区域中同时分布有伪沟道孔和接触孔，上述堆叠结构中还具有从核心阵列区域延伸至台阶区域的栅极隔槽。然而，在现有3dnand闪存结构的形成工艺中，上述孔结构在台阶区域中的密度远小于在核心阵列区域中的密度，从而导致栅极隔槽在刻蚀过程中易在底部产生倾斜点(weakpoint)，从而影响最终形成的3dnand的闪存结构的性能。

技术实现要素：

本发明的主要目的在于提供一种三维存储结构及其制作方法，以解决现有技术中栅极隔槽在刻蚀过程中易产生倾斜点(weakpoint)的问题。

为了实现上述目的，根据本发明的一个方面，提供了三维存储结构，包括：

衬底和堆叠结构，堆叠结构位于衬底上；

堆叠结构包括核心阵列区域和位于核心阵列区域至少一侧的台阶区域，三维存储结构还包括位于堆叠结构中并贯穿至衬底的孔结构，孔结构包括多个沟道孔，各沟道孔中设置有存储结构；

将堆叠结构划分为沿第一方向顺序排列的第一区域、第二区域和第三区域；

第一方向为由核心阵列区域指向台阶区域的方向；

第二区域包括部分核心阵列区域和部分台阶区域；

第一区域、第二区域和第三区域中均分布有孔结构，定义位于第一区域中孔结构的密度为r1，位于第二区域中孔结构的密度为r2，位于第三区域中孔结构的密度为r3，r1和r2和r3不完全相同。

进一步地，r1>r2>r3。

进一步地，在第一方向上，第二区域中孔结构的密度相同；第一区域中孔结构的密度渐变和/或第三区域中孔结构的密度渐变。

进一步地，在第一方向上，第二区域中孔结构的密度渐变。

进一步地，在第一方向上，第二区域中孔结构的密度由rmax渐变至rmin，且r1≥rmax＞rmin≥r3。

进一步地，定义位于第一区域中的孔结构为第一通孔，位于第二区域中的孔结构为第二通孔，位于第三区域中的孔结构为第三通孔，第一通孔、第二通孔和第三通孔在衬底上的投影具有相同尺寸，定义任意两个相邻的第一通孔的间距为l1，任意两个相邻的第二通孔的间距为l2，任意两个相邻的第三通孔的间距为l3，l1、l2和l3不完全相同。

进一步地，l1＜l2＜l3。

进一步地，在第一方向上，任意两个相邻的第二通孔之间的间距相等；在第一方向上，第一通孔的间距渐变和/或第三通孔的间距渐变。

进一步地，在第一方向上，任意两个相邻的第二通孔的间距渐变。

进一步地，在第一方向上，任意两个相邻的第二通孔的间距由lmin渐变至lmax，且l1＜lmin＜lmax＜l3。

进一步地，定义位于第一区域中的孔结构为第一通孔，位于第二区域中的孔结构为第二通孔，位于第三区域中的孔结构为第三通孔，任意两个相邻的第一通孔的间距、任意两个相邻的第二通孔的间距以及任意两个相邻的第三通孔的间距相同，定义第一通孔在衬底上投影的面积为s1，第二通孔在衬底上投影的面积为s2，第三通孔在衬底上投影的面积为s3，s1、s2和s3不完全相同。

进一步地，s1＞s2＞s3。

进一步地，任意两个第二通孔在衬底上投影的面积相同；在第一方向上，第一通孔在衬底上投影的面积和/或第三通孔在衬底上投影的面积渐变。

进一步地，在第一方向上，各第二通孔在衬底上投影的面积渐变。

进一步地，在第一方向上，各第二通孔在衬底上投影的面积由smax渐变至smin，且s1＞smax＞smin＞s3。

进一步地，定义位于第一区域中的孔结构为第一通孔，位于第二区域中的孔结构为第二通孔，位于第三区域中的孔结构为第三通孔；定义任意两个相邻的第一通孔的间距为l1，任意两个相邻的第三通孔的间距为l3，在第一方向上，任意两个相邻的第二通孔的间距渐变，定义第一通孔在衬底上投影的面积为s1，第三通孔在衬底上投影的面积为s3，在第一方向上，各第二通孔在衬底上投影的面积渐变。

进一步地，定义各第二沟道通孔的间距由lmin渐变至lmax，各第二通孔在衬底上投影的面积由smax渐变至smin，其中，l1＜lmin＜lmax＜l3，s1＞lmax＞lmin＞s3。

进一步地，在第一方向上，各第一通孔的间距渐变和/或各第三通孔的间距渐变；在第一方向上，各第一通孔在衬底上投影的面积渐变和/或各第三通孔在衬底上投影的面积渐变。

进一步地，孔结构还包括伪沟道孔。

进一步地，三维存储结构还包括栅极隔槽，栅极隔槽从核心阵列区域延伸至台阶区域并贯穿至衬底，栅极隔槽中设置有导电半导体层。

根据本发明的另一方面，提供了一种三维存储结构的制作方法，包括以下步骤：

s1，在衬底上形成堆叠结构，堆叠结构包括核心阵列区域和位于核心阵列区域至少一侧的台阶区域；

s2，将堆叠结构划分为沿第一方向顺序排列的第一区域、第二区域和第三区域，第一方向为由核心阵列区域指向台阶区域的方向，第二区域包括部分核心阵列区域和部分台阶区域，在第一区域、第二区域和第三区域中均形成多个贯穿至衬底的孔结构，孔结构包括多个沟道孔，定义位于第一区域中孔结构的密度为r1，位于第二区域中孔结构的密度为r2，位于第三区域中孔结构的密度为r3，r1和r2和r3不完全相同；

s3，在沟道孔中形成存储结构。

进一步地，r1>r2>r3。

进一步地，在第二区域中形成孔结构，以使在第一方向上第二区域中孔结构的密度相同；在第一区域和/或第三区域中形成孔结构，以使在第一方向上孔结构的密度渐变。

进一步地，在第二区域中形成孔结构，以使在第一方向上第二区域中的孔结构的密度渐变。

进一步地，第二区域中形成孔结构，以使在第一方向上第二区域中的孔结构的密度由rmax渐变至rmin，且r1＞rmax＞rmin＞r3。

进一步地，在第一区域中形成孔结构并记为第一通孔，以使任意两个相邻的第一通孔的间距为l1，在第二区域中形成孔结构并记为第二通孔，以使任意两个相邻的第二通孔的间距为l2，在第三区域中形成孔结构并记为第三通孔，以使任意两个相邻的第三通孔的间距为l3，第一通孔、第二通孔和第三通孔在衬底上的投影具有相同尺寸，l1、l2和l3不完全相同。

进一步地，l1＜l2＜l3。

进一步地，在第二区域中形成第二通孔，以使在第一方向上任意两个相邻的第二通孔的间距相等；在第一区域中形成第一通孔，在第三区域中形成第三通孔，以使在第一方向上第一通孔的间距渐变和/或第三通孔的间距渐变。

进一步地，在第二区域中形成第二通孔，以使在第一方向上任意两个相邻的第二通孔的间距渐变。

进一步地，第二区域中形成第二通孔，以使在第一方向上任意两个相邻的第二通孔的间距由lmin渐变至lmax，且l1＜lmin＜lmax＜l3。

进一步地，在第一区域中形成孔结构并记为第一通孔，以使第一通孔在衬底上投影的面积为s1，在第二区域中形成孔结构并记为第二通孔，以使第二通孔在衬底上投影的面积为s2，在第三区域中形成孔结构并记为第三通孔，以使第三通孔在衬底上投影的面积为s3，s1、s2和s3不完全相同，且任意两个相邻的第一通孔的间距、任意两个相邻的第二通孔的间距以及任意两个相邻的第三通孔的间距相同。

进一步地，s1＞s2＞s3。

进一步地，在第二区域中形成第二通孔，以使任意两个第二通孔在衬底上投影的面积相同；在第一区域中形成第一通孔，在第三区域中形成第三通孔，以使在第一方向上第一通孔在衬底上投影的面积和/或第三通孔在衬底上投影的面积渐变。

进一步地，在第二区域中形成第二通孔，以使在第一方向上各第二通孔在衬底上投影的面积渐变。

进一步地，第二区域中形成第二通孔，以使在第一方向上各第二通孔在衬底上投影的面积由smax渐变至smin，且s1＞lmax＞lmin＞s3。

进一步地，在第一区域中形成孔结构并记为第一通孔，以使任意两个相邻的第一通孔的间距为l1，使第一通孔在衬底上投影的面积为s1；在第二区域中形成孔结构并记为第二通孔，以使任意两个相邻的第二通孔的间距为l2，使第二通孔在衬底上投影的面积为s2；在第三区域中形成孔结构并记为第三通孔，以使任意两个相邻的第三通孔的间距为l3，使第三通孔在衬底上投影的面积为s3；其中，任意两个相邻的第二通孔的间距渐变，且各第二通孔在衬底上投影的面积渐变。

进一步地，定义各第二沟道通孔的间距由lmin渐变至lmax，各第二通孔在衬底上投影的面积由smax渐变至smin，其中，l1＜lmin＜lmax＜l3，s1＞lmax＞lmin＞s3。

进一步地，在第一区域中形成第一通孔，在第三区域中形成第三通孔，以使在第一方向上各第一通孔的间距渐变和/或各第三通孔的间距渐变，且在第一方向上各第一通孔在衬底上投影的面积渐变和/或各第三通孔在衬底上投影的面积渐变。

进一步地，步骤s2还包括：在第一区域、第二区域和第三区域中均形成多个贯穿至衬底的伪沟道孔；步骤s3还包括：在伪沟道孔中形成伪沟道材料层。

进一步地，在步骤s2之后，制作方法还包括以下步骤：在堆叠结构中形成栅极隔槽，以使栅极隔槽从核心阵列区域延伸至台阶区域并贯穿至衬底；在栅极隔槽中形成导电半导体层。

应用本发明的技术方案，提供了一种三维存储结构，该三维存储结构的堆叠结构包括核心阵列区域和位于其至少一侧的台阶区域，且上述三维存储结构还包括孔结构，孔结构具有多个沟道孔，上述三维存储结构中通过将堆叠结构进行区域划分，通过分别调整各区域中孔结构的密度，能够使得核心阵列区域过渡到台阶区域中孔结构的分布更加平缓，从而在形成三维存储结构中栅极隔槽的工艺中，有效地降低甚至避免了刻蚀栅极隔槽过程中在其底部产生倾斜点的可能性，进而提高了三维存储结构的性能。

附图说明

构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1示出了本发明实施方式所提供的一种三维存储结构中孔结构的俯视结构示意图；

图2示出了本发明实施方式所提供的另一种三维存储结构中孔结构的俯视结构示意图；

图3示出了本发明实施方式所提供的一种三维存储结构中栅极隔槽的剖面结构示意图。

其中，上述附图包括以下附图标记：

10、衬底；110、第一区域；120、第二区域；130、第三区域；20、堆叠结构；30、介质层；40、孔结构；410、第一通孔；420、第二通孔；430、第三通孔；50、栅极隔槽。

具体实施方式

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

正如背景技术中所介绍的，在现有3dnand闪存结构的形成工艺中，上述孔结构在台阶区域中的密度远小于在核心阵列区域中的密度，从而导致栅极隔槽在刻蚀过程中易在底部产生倾斜点(weakpoint)，从而影响最终形成的3dnand的闪存结构的性能。

本发明的发明人针对上述问题进行研究，提出了一种三维存储结构，如图1和图2所示，包括衬底10和堆叠结构20，堆叠结构20位于衬底10上，且堆叠结构20包括核心阵列区域和位于核心阵列区域至少一侧的台阶区域，三维存储结构还包括位于堆叠结构20中并贯穿至衬底10的孔结构40，孔结构40包括多个沟道孔，各沟道孔中设置有存储结构，将堆叠结构20划分为沿第一方向顺序排列的第一区域110、第二区域120和第三区域130，第一方向为由核心阵列区域指向台阶区域的方向，第二区域120包括部分核心阵列区域和部分台阶区域，且第一区域110、第二区域120和第三区域130中均分布有孔结构40，定义位于第一区域110中孔结构40的密度为r1，位于第二区域120中孔结构40的密度为r2，位于第三区域130中孔结构40的密度为r3，r1和r2和r3不完全相同。

由于上述三维存储结构中通过将堆叠结构进行区域划分，通过分别调整各区域中孔结构的密度，能够使得核心阵列区域过渡到台阶区域中孔结构的分布更加平缓，从而在形成三维存储结构中栅极隔槽的工艺中，有效地降低甚至避免了刻蚀栅极隔槽过程中在其底部产生倾斜点的可能性，进而提高了三维存储结构的性能。

上述衬底10的材料可以为单晶硅(si)、单晶锗(ge)、或硅锗(gesi)、碳化硅(sic)；也可以是绝缘体上硅(soi)，绝缘体上锗(goi)；或者还可以为其它的材料，例如砷化镓等ⅲ-ⅴ族化合物。本实施例中，半导体衬底10的材料为单晶硅(si)。

上述堆叠结构具有核心阵列区域和台阶区域，核心阵列区域如图1中的a区域所示，台阶区域位于核心阵列区域的至少一侧，如图1中的b区域所示，孔结构40同时分布于核心阵列区域和台阶区域中，如图1中所示。

上述孔结构40包括多个沟道孔，各沟道孔分布于上述核心阵列区域和上述台阶区域中，沟道孔中形成有存储结构。上述存储结构可以包括位于沟道孔侧壁表面上的电荷存储层以及位于电荷存储层表面的沟道层，上述电荷存储层包括阻挡氧化层、位于阻挡氧化层上的电荷捕获层以及位于电荷捕获层上的隧穿氧化层，上述电荷捕获层的材料可以为氮化硅，上述沟道层的材料可以为多晶硅。

上述孔结构40还可以包括多个伪沟道孔，各伪沟道孔分布于上述核心阵列区域和上述台阶区域中，上述伪沟道孔中设置有伪沟道材料层，伪通孔材料层在去除牺牲层时是不会被去除，因而伪通孔材料层能够支撑台阶结构，使得台阶结构不易坍塌。

上述堆叠结构可以包括多个牺牲层和多个隔离层组成，各牺牲层与各隔离层沿远离衬底10的方向交替层叠设置，牺牲层后续去除以形成空腔，牺牲层被去除的位置用于形成控制栅。隔离层用于不同层的控制栅之间的电学隔离，以及用于控制栅与其他器件(导电接触部、沟道孔等)之间的电学隔离。堆叠结构的层数根据垂直方向所需形成的存储单元的个数来确定。

上述隔离层的材料可以选自氧化硅、氮化硅、氮氧化硅和氮碳化硅中的任一种，上述牺牲层的材料可以选自氧化硅、氮化硅、氮氧化硅、氮碳化硅、无定型硅、无定形碳和多晶硅中的一种。上述材料使牺牲层相对于隔离层能够具有高的刻蚀选择比。

本发明的上述三维存储结构还可以包括栅极隔槽50，如图3所示，栅极隔槽50从核心阵列区域延伸至台阶区域并贯穿至衬底10，形成栅极隔槽50的目的是为了形成阵列共源极(arraycommonsource，acs)。栅极隔槽50中形成有导电半导体层，并在导电半导体层上形成金属层，使金属层填充满栅极隔槽。上述导电半导体层和上述金属层构成阵列共源极(acs)。在形成上述导电半导体层之前，上述栅极隔槽50还用于使堆叠结构中牺牲层的部分表面裸露，从而在牺牲层被去除的位置形成控制栅。

上述导电半导体层的材料可以包括硅、锗、硅锗或碳化硅，上述金属层的材料可以为钨。

本发明的上述三维存储结构还可以包括介质层30，如图3所示，介质层30覆盖于台阶区域上，其材料可以为氧化硅，但并不局限于上述种类，本领域技术人员可以根据现有技术对上述介质层30的材料进行合理选取。

在本发明的上述三维存储结构中，位于第一区域110中孔结构40的密度为r1，位于第二区域120中孔结构40的密度为r2，位于第三区域130中孔结构40的密度为r3，优选r1＞r2＞r3。在第一方向上，r2可以为介于r1与r3之间的固定值，也可以由一个较大的密度rmax向一个较小的密度rmin渐变，上述rmax≤r1，且rmin≥r3。

上述三维存储结构中通过使连接核心阵列区域与台阶区域的第二区域中孔结构(定义为第二通孔)的密度小于相邻的核心阵列区域(即第一区域)中孔结构(定义为第一通孔)的密度，并使第二通孔的密度大于相邻的台阶区域(即第三区域)中孔结构(定义为第三通孔)的密度，使得核心阵列区域过渡到台阶区域中孔结构的分布更加平缓，从而在形成三维存储结构中栅极隔槽的工艺中，有效地降低甚至避免了刻蚀栅极隔槽过程中在其底部产生倾斜点的可能性，进而提高了三维存储结构的性能。

影响第一区域110、第二区域120和第三区域130中孔结构40的密度(r1、r2和r3)的因素可以包括相邻孔结构40的间距以及孔结构40的截面积等，上述孔结构的截面积可以通过孔结构40在衬底10上的投影尺寸来体现。

根据本发明的第一实施例，为了实现r1＞r2＞r3，从而避免栅极隔槽在刻蚀过程中在底部产生的倾斜点，在一种优选的实施方式中，定义位于第一区域110中的孔结构40为第一通孔410，位于第二区域120中的孔结构40为第二通孔420，位于第三区域130中的孔结构40为第三通孔430，第一通孔410、第二通孔420和第三通孔430在衬底10上的投影具有相同尺寸，如图2所示，定义任意两个相邻的第一通孔410的间距为l1，任意两个相邻的第二通孔420的间距为l2，任意两个相邻的第三通孔430的间距为l3，l1＜l2＜l3。在其他实施例中，l1，l2，l3之间的关系可以自行定义，例如l1＜l2＝l3，l1＝l2＜l3，l1＜l3＝l2，l2＜l3＝l1等任意大小组合方式。

在上述优选的实施方式中，通过保持孔结构40在衬底10上的投影尺寸不变，并分别调整第一区域110、第二区域120和第三区域130中相邻孔结构40的间距，以实现对不同区域中孔结构40密度的优化，从而实现r1＞r2＞r3。

在上述优选的实施方式中，任意两个相邻的第二通孔420之间的间距可以相等，也可以不相等。为了使得核心阵列区域过渡到台阶区域中孔结构的分布更加平缓，使第一方向上任意两个相邻的第二通孔420的间距渐变，并由lmin渐变至lmax，且l1≤lmin＜lmax≤l3。也可以选择其中一部分第二通孔420与相邻第二通孔420的距离与其他相邻第二通孔420之间的距离不同。

在其他优选的实施方式中，任意两个相邻的第一通孔410之间的间距可以相等，也可以不相等。例如可以沿着第一方向使任意两个相邻的第一通孔410的间距渐变大或者渐变小，也可以选择其中一部分第一通孔410与相邻第一通孔410的距离与其他相邻第一通孔410之间的距离不同。

在其他优选的实施方式中，任意两个相邻的第三通孔430之间的间距可以相等，也可以不相等。例如可以沿着第一方向使任意两个相邻的第三通孔430的间距渐变大或者渐变小，也可以选择其中一部分第三通孔430与相邻第三通孔430的距离与其他相邻第三通孔之间的距离不同。

根据本发明的第二实施例，为了实现r1＞r2＞r3，在一种优选的实施方式中，定义位于第一区域110中的孔结构40为第一通孔410，位于第二区域120中的孔结构40为第二通孔420，位于第三区域130中的孔结构40为第三通孔430，任意两个相邻的第一通孔410的间距、任意两个相邻的第二通孔420的间距以及任意两个相邻的第三通孔430的间距相同，定义第一通孔410在衬底10上投影的面积为s1，第二通孔420在衬底10上投影的面积为s2，第三通孔430在衬底10上投影的面积为s3，s1＞s2＞s3。在其他实施例中，r1，r2，r3之间的关系可以自行定义，例如r1＜r2＝r3，r1＝r2＜r3，r1＜r3＝r2，r2＜r3＝r1等任意大小组合方式。

在上述优选的实施方式中，通过保持相邻孔结构40的间距不变，并分别调整第一区域110、第二区域120和第三区域130中孔结构40在衬底10上的投影尺寸，以实现对不同区域中孔结构40密度的优化，从而实现r1＞r2＞r3。

在上述优选的实施方式中，任意两个第二通孔420在衬底10上投影面积可以相同，也可以不同；为了使得核心阵列区域过渡到台阶区域中孔结构的分布更加平缓，更为优选地，在第一方向上，各第二通孔420在衬底10上投影的面积渐变，并由smax渐变至smin，且s1≥smax＞smin≥s3。也可以选择一部分第二通孔420与其他第二通孔在衬底10上的面积不同。

在其他优选实施方式中，任意两个第一通孔410在衬底10上投影面积可以相同也可以不同，例如可以沿着第一方向上，各第一通孔410在衬底10上的投影的面积渐变大或渐变小，也可以选择其中一部分第一通孔410的面积与其他第一通孔410的投影面积不同。

在其他优选实施方式中，任意两个第三通孔430在衬底10上投影面积可以相同也可以不同，例如可以沿着第一方向上，各第三通孔430在衬底10上的投影的面积渐变大或渐变小，也可以选择其中一部分第三通孔430的面积与其他第三通孔430的投影面积不同。

根据本发明的第三实施例，为了实现r1＞r2＞r3，在一种优选的实施方式中，定义位于第一区域110中的孔结构40为第一通孔410，位于第二区域120中的孔结构40为第二通孔420，位于第三区域130中的孔结构40为第三通孔430；定义任意两个相邻的第一通孔410的间距为l1，任意两个相邻的第三通孔430的间距为l3，在第一方向上，各第二通孔420的间距渐变；定义第一通孔410在衬底10上投影的面积为s1，第三通孔430在衬底10上投影的面积为s3，在第一方向上，各第二通孔420在衬底10上投影的面积渐变。在其他实施例中，l1，l2，l3之间以及r1，r2，r3之间的关系可以自行定义，例如l1＜l2＝l3，r1＜r2＝r3，l1＝l2＜l3，r1＝r2＜r3，l1＜l3＝l2，r1＜r3＝r2，l2＜l3＝l1，r2＜r3＝r1等等任意大小组合方式。

在上述优选的实施方式中，通过调整第一区域110、第二区域120和第三区域130中相邻孔结构40的间距，同时调整第一区域110、第二区域120和第三区域130中孔结构40在衬底10上的投影尺寸，以使核心阵列区域过渡到台阶区域中孔结构的分布更加平缓，从而更为有效地避免了刻蚀栅极隔槽过程中在其底部产生倾斜点的可能性。

在上述优选的实施方式中，任意两个第二通孔420在衬底10上投影面积可以相同也可以不同，同时任意两个第一通孔410在衬底10上投影面积可以相同也可以不同；为了使得核心阵列区域过渡到台阶区域中孔结构的分布更加平缓，更为优选地，在第一方向上，任意两个相邻的第二通孔420的间距由lmin渐变至lmax，且l1≤lmin＜lmax≤l3，同时各第二通孔420在衬底10上投影的面积由smax渐变至smin，且s1≥smax＞smin≥s3。也可以选择其中一部分第二通孔420与相邻第二通孔420的距离与其他相邻第二通孔420之间的距离不同，同时一部分第二通孔420与其他第二通孔在衬底10上的面积不同。

在其他优选实施方式中，任意两个相邻的第一通孔410之间的间距可以相等，也可以不相等，同时任意两个第一通孔410在衬底10上投影面积可以相同也可以不同。例如可以沿着第一方向上，使任意两个相邻的第一通孔410的间距渐变大或者渐变小，且各第一通孔410在衬底10上的投影的面积渐变大或渐变小，也可以选择其中一部分第一通孔410与相邻第一通孔410的距离与其他相邻第一通孔410之间的距离不同，且其中一部分第一通孔410的面积与其他第一通孔410的投影面积不同。

在其他优选实施方式中，任意两个相邻的第三通孔430之间的间距可以相等，也可以不相等，同时任意两个第三通孔430在衬底10上投影面积可以相同也可以不同。例如可以沿着第一方向上，使任意两个相邻的第三通孔430的间距渐变大或者渐变小，且各第三通孔430在衬底10上的投影的面积渐变大或渐变小，也可以选择其中一部分第三通孔430与相邻第三通孔430的距离与其他相邻第三通孔430之间的距离不同，且其中一部分第三通孔430的面积与其他第三通孔430的投影面积不同。

根据本发明的另一方面，还提供了一种上述的三维存储结构的制作方法，包括以下步骤：

s1，在衬底10上形成堆叠结构20，堆叠结构20包括核心阵列区域和位于核心阵列区域至少一侧的台阶区域；

s2，将堆叠结构20划分为沿第一方向顺序排列的第一区域110、第二区域120和第三区域130，第一方向为由核心阵列区域指向台阶区域的方向，第二区域120包括部分核心阵列区域和部分台阶区域，在第一区域110、第二区域120和第三区域130中均形成多个贯穿至衬底10的孔结构40，孔结构40包括多个沟道孔，定义位于第一区域110中孔结构40的密度为r1，位于第二区域120中孔结构40的密度为r2，位于第三区域130中孔结构40的密度为r3，r3，r1和r2和r3不完全相同；

s3，在沟道孔中形成存储结构。

上述制作方法中能够对不同区域中形成的孔结构的密度分别进行优化，通过分别调整各区域中孔结构的密度，能够使得核心阵列区域过渡到台阶区域中孔结构的分布更加平缓，从而在形成三维存储结构中栅极隔槽的工艺中，有效地降低甚至避免了刻蚀栅极隔槽过程中在其底部产生倾斜点的可能性，进而提高了三维存储结构的性能。

下面将更详细地描述根据本发明提供的三维存储结构的制作方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。

首先，执行上述步骤s1：在衬底10上形成堆叠结构20，堆叠结构20包括核心阵列区域和位于核心阵列区域至少一侧的台阶区域。

形成上述堆叠结构的步骤可以包括：在衬底10上顺序交替形成牺牲层和隔离层。隔离层和牺牲层可以现有技术的常规的沉积工艺进行制备，如化学气相沉积工艺。

上述步骤s1还可以包括在台阶区域上形成介质层30的步骤，形成上述介质层的工艺可以选自等离子体增强化学汽相淀积工艺、大气压化学汽相淀积工艺、低压化学汽相淀积工艺、高密度等离子体化学汽相淀积工艺和原子层化学汽相淀积工艺中的任一种。

在完成上述步骤s1之后，顺序执行步骤s2和步骤s3：在第一区域110、第二区域120和第三区域130中均形成多个贯穿至衬底10的孔结构40，孔结构40包括多个沟道孔，定义位于第一区域110中孔结构40的密度为r1，位于第二区域120中孔结构40的密度为r2，位于第三区域130中孔结构40的密度为r3，优选r1＞r2＞r3；在沟道孔中形成存储结构。

由于上述步骤中对形成的孔结构的密度进行优化，使连接核心阵列区域与台阶区域的第二区域中第二通孔的密度小于相邻的核心阵列区域(即第一区域)中第一通孔的密度，并使第二通孔的密度大于相邻的台阶区域(即第三区域)中第三通孔的密度，使得核心阵列区域过渡到台阶区域中孔结构的分布更加平缓，从而在形成三维存储结构中栅极隔槽的工艺中，有效地降低甚至避免了刻蚀栅极隔槽过程中在其底部产生倾斜点的可能性，进而提高了三维存储结构的性能。

上述步骤s2还可以包括在第一区域110、第二区域120和第三区域130中形成多个伪沟道孔的步骤，此时，在上述步骤s3中，一些材料会被填到伪沟道孔中，这些材料在去除牺牲层时是不会被去除，从而支撑台阶结构，使得台阶结构不易坍塌。

在上述步骤s2中，在第一区域110中形成的孔结构40的密度为r1，在第二区域120中形成的孔结构40的密度为r2，在第三区域130中形成的孔结构40的密度为r3，r1＞r2＞r3。在第一方向上，r2可以为介于r1与r3之间的固定值，也可以由一个较大的密度rmax向一个较小的密度rmin渐变，上述rmax≤r1，且rmin≥r3。

根据本发明的第四实施例，为了实现r1＞r2＞r3，从而避免栅极隔槽在刻蚀过程中在底部产生的倾斜点，在一种优选的实施方式中，在第一区域110中形成孔结构40并记为第一通孔410，以使任意两个相邻的第一通孔410的间距为l1，在第二区域120中形成孔结构40并记为第二通孔420，以使任意两个相邻的第二通孔420的间距为l2，在第三区域130中形成孔结构40并记为第三通孔430，以使任意两个相邻的第三通孔430的间距为l3，第一通孔410、第二通孔420和第三通孔430在衬底10上的投影具有相同尺寸，且l1＜l2＜l3。在其他实施例中，l1，l2，l3之间的关系可以自行定义，例如l1＜l2＝l3，l1＝l2＜l3，l1＜l3＝l2，l2＜l3＝l1等任意大小组合方式。

在上述优选的实施方式中，通过保持孔结构40在衬底10上的投影尺寸不变，并分别调整第一区域110、第二区域120和第三区域130中相邻孔结构40的间距，以实现对不同区域中孔结构40密度的优化，从而实现r1＞r2＞r3。

在上述优选的实施方式中，通过在第二区域120中形成第二通孔420，可以使任意两个相邻的第二通孔420的间距相等，也可以不相等。为了使得核心阵列区域过渡到台阶区域中孔结构的分布更加平缓，更为优选地，在第二区域120中形成第二通孔420，以使在第一方向上任意两个相邻的第二通孔420的间距渐变，并由lmin渐变至lmax，且l1≤lmin＜lmax≤l3。也可以选择其中一部分第二通孔420与相邻第二通孔420的距离与其他相邻第二通孔420之间的距离不同。

在其他优选的实施方式中，任意两个相邻的第一通孔410之间的间距可以相等，也可以不相等。例如可以沿着第一方向使任意两个相邻的第一通孔410的间距渐变大或者渐变小，也可以选择其中一部分第一通孔410与相邻第一通孔410的距离与其他相邻第一通孔410之间的距离不同。

在其他优选的实施方式中，任意两个相邻的第三通孔430之间的间距可以相等，也可以不相等。例如可以沿着第一方向使任意两个相邻的第三通孔430的间距渐变大或者渐变小，也可以选择其中一部分第三通孔430与相邻第三通孔430的距离与其他相邻第三通孔之间的距离不同。

根据本发明的第五实施例，为了实现r1＞r2＞r3，在一种优选的实施方式中，在第一区域110中形成孔结构40并记为第一通孔410，以使第一通孔410在衬底10上投影的面积为s1，在第二区域120中形成孔结构40并记为第二通孔420，以使第二通孔420在衬底10上投影的面积为s2，在第三区域130中形成孔结构40并记为第三通孔430，以使第三通孔430在衬底10上投影的面积为s3，s1＞s2＞s3，且任意两个相邻的第一通孔410的间距、任意两个相邻的第二通孔420的间距以及任意两个相邻的第三通孔430的间距相同。在其他实施例中，r1，r2，r3之间的关系可以自行定义，例如r1＜r2＝r3，r1＝r2＜r3，r1＜r3＝r2，r2＜r3＝r1等任意大小组合方式。

在上述优选的实施方式中，通过保持相邻孔结构40的间距不变，并分别调整第一区域110、第二区域120和第三区域130中孔结构40在衬底10上的投影尺寸，以实现对不同区域中孔结构40密度的优化，从而实现r1＞r2＞r3。

在上述优选的实施方式中，通过在第二区域120中形成第二通孔420，可以使任意两个第二通孔420在衬底10上投影的面积相同，也可以不同；为了使得核心阵列区域过渡到台阶区域中孔结构的分布更加平缓，更为优选地，在第二区域120中形成第二通孔420，以使在第一方向上各第二通孔420在衬底10上投影的面积渐变，并由smax渐变至smin，且s1≥smax＞smin≥s3。也可以选择一部分第二通孔420与其他第二通孔在衬底10上的面积不同。

在其他优选实施方式中，任意两个第一通孔410在衬底10上投影面积可以相同也可以不同，例如可以沿着第一方向上，各第一通孔410在衬底10上的投影的面积渐变大或渐变小，也可以选择其中一部分第一通孔410的面积与其他第一通孔410的投影面积不同。

在其他优选实施方式中，任意两个第三通孔430在衬底10上投影面积可以相同也可以不同，例如可以沿着第一方向上，各第三通孔430在衬底10上的投影的面积渐变大或渐变小，也可以选择其中一部分第三通孔430的面积与其他第三通孔430的投影面积不同。

根据本发明的第六实施例，为了实现r1＞r2＞r3，在一种优选的实施方式中，上述步骤s2包括：

在第一区域110中形成孔结构40并记为第一通孔410，以使任意两个相邻的第一通孔410的间距为l1，使第一通孔410在衬底10上投影的面积为s1；

在第二区域120中形成孔结构40并记为第二通孔420，以使任意两个相邻的第二通孔420的间距为l2，使第二通孔420在衬底10上投影的面积为s2；

在第三区域130中形成孔结构40并记为第三通孔430，以使任意两个相邻的第三通孔430的间距为l3，使第三通孔430在衬底10上投影的面积为s3；

其中，任意两个相邻的第二通孔420的间距渐变，且各第二通孔在衬底上投影的面积渐变。在其他实施例中，l1，l2，l3之间以及r1，r2，r3之间的关系可以自行定义，例如l1＜l2＝l3，r1＜r2＝r3，l1＝l2＜l3，r1＝r2＜r3，l1＜l3＝l2，r1＜r3＝r2，l2＜l3＝l1，r2＜r3＝r1等等任意大小组合方式。

在上述优选的实施方式中，通过调整第一区域110、第二区域120和第三区域130中相邻孔结构40的间距，同时调整第一区域110、第二区域120和第三区域130中孔结构40在衬底10上的投影尺寸，以使核心阵列区域过渡到台阶区域中孔结构的分布更加平缓，从而更为有效地避免了刻蚀栅极隔槽过程中在其底部产生倾斜点的可能性。

在上述优选的实施方式中，任意两个第二通孔420在衬底10上投影面积可以相同也可以不同，同时任意两个第一通孔410在衬底10上投影面积可以相同也可以不同；为了使得核心阵列区域过渡到台阶区域中孔结构的分布更加平缓，更为优选地，在第一方向上，任意两个相邻的第二通孔420的间距由lmin渐变至lmax，且l1≤lmin＜lmax≤l3，同时各第二通孔420在衬底10上投影的面积由smax渐变至smin，且s1≥smax＞smin≥s3。也可以选择其中一部分第二通孔420与相邻第二通孔420的距离与其他相邻第二通孔420之间的距离不同，同时一部分第二通孔420与其他第二通孔在衬底10上的面积不同。

在其他优选实施方式中，任意两个相邻的第一通孔410之间的间距可以相等，也可以不相等，同时任意两个第一通孔410在衬底10上投影面积可以相同也可以不同。例如可以沿着第一方向上，使任意两个相邻的第一通孔410的间距渐变大或者渐变小，且各第一通孔410在衬底10上的投影的面积渐变大或渐变小，也可以选择其中一部分第一通孔410与相邻第一通孔410的距离与其他相邻第一通孔410之间的距离不同，且其中一部分第一通孔410的面积与其他第一通孔410的投影面积不同。

在其他优选实施方式中，任意两个相邻的第三通孔430之间的间距可以相等，也可以不相等，同时任意两个第三通孔430在衬底10上投影面积可以相同也可以不同。例如可以沿着第一方向上，使任意两个相邻的第三通孔430的间距渐变大或者渐变小，且各第三通孔430在衬底10上的投影的面积渐变大或渐变小，也可以选择其中一部分第三通孔430与相邻第三通孔430的距离与其他相邻第三通孔430之间的距离不同，且其中一部分第三通孔430的面积与其他第三通孔430的投影面积不同。

在上述步骤s2之后，本发明的上述制作方法还可以包括以下步骤：在堆叠结构20中形成栅极隔槽50，以使栅极隔槽50从核心阵列区域延伸至台阶区域并贯穿至衬底10；在栅极隔槽50中形成导电半导体层。

从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：

上述三维存储结构中通过将堆叠结构进行区域划分，通过分别调整各区域中孔结构的密度，能够使得核心阵列区域过渡到台阶区域中孔结构的分布更加平缓，从而在形成三维存储结构中栅极隔槽的工艺中，有效地降低甚至避免了刻蚀栅极隔槽过程中在其底部产生倾斜点的可能性，进而提高了三维存储结构的性能。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。