阻变存储器及其制造方法与流程

本发明涉及半导体集成电路制造领域，特别涉及一种阻变存储器及其制造方法。

背景技术：

随着半导体技术的发展，市场对于非易失性存储器的需求越来越向大容量、低功耗、高密度和低成本的方向转变。阻变存储器(resistiverandomaccessmemory，简称rram)作为下一代存储器的研究热点，具有很强的应用潜力。阻变存储器是一种新型的存储技术，具有简单的两端结构，其工作机理是，在外加电压的作用下，器件通过形成和断裂导电通道，实现高阻态和低阻态间的可逆转变，从而用来存储数据。它具有可微缩性好，易三维堆叠等特点，国际半导体技术路线图指出，阻变存储器是最具商业化潜力的新型存储技术之一。

随着半导体技术的发展，市场对于非易失性存储器的需求越来越向大容量、低功耗、高密度和低成本的方向转变。现有的阻变存储器在进行测试时，测试结果显示，器件良率很低，大部分器件无法进行开关操作，并且器件初始阻值较高，分布不均匀；存在均匀性较差以及器件操作成功率低的问题。

技术实现要素：

本发明的目的在于提供一种阻变存储器及其制造方法，以改善阻变存储器的工艺均匀性以及性能。

为解决上述技术问题，本发明提供一种阻变存储器的制造方法，所述阻变存储器的制造方法包括：

提供半导体衬底；

形成第一电极，所述第一电极位于所述半导体衬底表面；

形成插层，所述插层位于所述第一电极上；

形成阻变层，所述阻变层位于所述插层上；

形成阻挡层，所述阻挡层位于所述阻变层上；以及，

形成第二电极，所述第二电极位于所述阻挡层上。

可选的，在所述的阻变存储器的制造方法中，所述第一电极的材质为氮化钽，所述第二电极的材质为氮化钛。

可选的，在所述的阻变存储器的制造方法中，所述插层的材质为氮化钛。

可选的，在所述的阻变存储器的制造方法中，所述插层的厚度为5-20nm。

可选的，在所述的阻变存储器的制造方法中，所述阻变层的材质为钽和氧化钽。

可选的，在所述的阻变存储器的制造方法中，在所述的阻变存储器的制造方法中，所述阻变层的厚度为4nm-15nm。

可选的，在所述的阻变存储器的制造方法中，所述阻挡层的材质为钽。

可选的，在所述的阻变存储器的制造方法中，所述半导体衬底表面形成有阻挡介质层，所述半导体衬底上形成有贯穿所述阻挡介质层的开口，所述第一电极位于所述开口中。

可选的，在所述的阻变存储器的制造方法中，通过物理气相沉积的方法形成所述第一电极、所述插层、所述阻变层、所述阻挡层和所述第二电极。

基于同一发明构思，本发明还提供一种阻变存储器，所述阻变存储器件包括：

半导体衬底，所述半导体衬底上形成有第一电极；

所述第一电极上形成有插层；

所述插层上形成有阻变层；

所述阻变层上形成有阻挡层；

所述阻挡层上形成有第二电极。

在本发明提供的阻变存储器及其制造方法中，通过在所述半导体衬底表面形成第一电极，在所述第一电极上形成插层；在所述插层上形成阻变层；在所述阻变层上形成阻挡层以及在所述阻挡层上形成第二电极。所述插层能够与所述阻变层较好的配合从而提高器件的性能。能够通过所述插层调制所述阻变存储器的初始电阻，从而能够增大所述阻变存储器的存储窗口，由此提高所述阻变存储器的工艺均匀性以及性能。

附图说明

图1是本发明具体实施例的阻变存储器的制造方法的流程示意图；

图2是本发明具体实施例的阻变存储器的结构示意图；

其中，附图标记如下：

100-半导体衬底；101-阻挡介质层；102-金属层；103-层间介质层；110-第一电极；120-插层；130-阻变层；140-阻挡层；150-第二电极。

具体实施方式

以下结合附图和具体实施例对本发明提出的阻变存储器的制造方法及结构作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

申请人研究发现，在进行阻变存储器的测试时，流片测试结果显示，器件良率很低，大部分器件无法进行正常开关操作，且器件初始阻值较高，超过100mω，分布也不均匀，这对获得较大的存储窗口也很不利。

请参考图1和图2，图1是本发明具体实施例的阻变存储器的制造方法的流程示意图，图2是本发明具体实施例的阻变存储器的制造方法各步骤中形成的结构图。本发明一实施例提供一种阻变存储器的制造方法，包括以下步骤：

步骤s1：提供半导体衬底；

步骤s2：形成第一电极，所述第一电极位于所述半导体衬底表面；

步骤s3：形成插层，所述插层位于所述第一电极上；

步骤s4：形成阻变层，所述阻变层位于所述插层上；

步骤s5：形成阻挡层，所述阻挡层位于所述阻变层上；

步骤s6：形成第二电极，所述第二电极位于所述阻挡层上。

在本申请实施例中，通过在所述半导体衬底表面形成第一电极，在所述第一电极上形成插层；在所述插层上形成阻变层；在所述阻变层上形成阻挡层以及在所述阻挡层上形成第二电极。所述插层能够与所述阻变层较好的配合从而提高器件的性能。能够通过所述插层调制所述阻变存储器的初始电阻，从而能够增大所述阻变存储器的存储窗口，由此提高所述阻变存储器的工艺均匀性以及性能。

具体的，在步骤s1中，提供半导体衬底100，所述半导体衬底可以为常规的硅衬底或包含半导电材料层的衬底。进一步的，所述半导体衬底100可以包括层间介质层103和金属层102，所述金属层102的上表面与所述层间介质层103的上表面齐平，所述金属层102下表面可以与层间介质层103齐平(此时金属层102贯穿层间介质层103)，也可以掩埋在所述层间介质层103内。所述层间介质层103材料可以为低介电常数材料(low-k)、二氧化硅、氮化硅和氮氧化硅中的其中一种或者多种组合，优选为低介电常数材料，所述低介电常数材料(low-k)包括sioch薄膜、氟硅玻璃(fsg)、碳掺杂的氧化硅(blackdiamond)或者氮掺杂的碳化硅(blok)等。所述金属层102材料优选为铜。

在本申请实施例中，所述半导体衬底100表面形成有阻挡介质层101，所述阻挡介质层101位于所述金属层102上，所述阻挡介质层101的料优选为掺氮的碳化硅(nitridedopedsiliconcarbide简称ndc)，厚度为25nm～35nm，其目的在于阻止金属向介质中扩散。可以通过化学气相沉积的方法形成所述阻挡介质层101。所述半导体衬底100上形成有开口，所述开口贯穿所述阻挡介质层101。在本申请实施例中，所述开口可以延伸至所述半导体衬底100表面或者延伸到所述半导体衬底100中。

在步骤s2中，形成第一电极110，所述第一电极110位于所述半导体衬底100表面；具体的，所述第一电极110位于所述开口中。所述第一电极110的形成方法为，通过物理气相沉积的方法，在所述开口中沉积第一电极材料以形成所述第一电极材料层，对所述第一电极材料层进行研磨，以形成所述第一电极110。对所述第一电极层研磨的目的是使所述第一电极110的表面与所述阻挡介质层101的表面平齐。可以通过采用多次沉积所述第一电极材料的方法形成所述第一电极110，避免所述第一电极材料在填充的过程中产生空洞或者填充不满的现象，从而提高所述第一电极110的形貌均匀性。优选的，所述第一电极110的材质为氮化钽，以使所述第一电极110具有较好的填充能力，从而形成较平整的表面。进一步的，使所述第一电极具有较好的吸附能力，与后续形成的材料层更好的接触和配合，提高器件的性能。

在步骤s3中，形成插层120，所述插层位于所述第一电极110上，可以通过物理气相沉积的方法形成所述插层120，所述插层120与所述第一电极110的表面接触。优选的，所述插层的材质可以为氮化钛，采用所述氮化钛形成所述插层的目的是，使所述插层120对所述第一电极110具有较强的吸附能力。使所述插层120能够较强的吸附在所述第一电极110的表面从而增加所述插层120与所述第一电极110表面的接触，增加器件的导电或者各部分结构的连接性，提高器件的性能。优选的，所述插层的厚度为5-20nm，可以通过调节所述插层的厚度，调节所述阻变存储器的初始电阻。从而使所述初始电阻达到工艺所需的数值，增大器件的存储窗口。

在步骤s4中，形成阻变层130，可以通过沉积的方法形成所述阻变层130，优选的，可以通过物理气相沉积的方法形成所述阻变层120。所述阻变层130的材质可以为钽和氧化钽，但不限于此，也可以采为钙钛矿类氧化物，比如pcmo、lcmo、lpcmo、pzt、szo、sto等。在本申请的实施例中，优选的，所述阻变层130的材质为钽或者氧化钽。以使所述阻变层130具有较高的可靠性能。优选的，所述阻变层130的厚度可以为4nm-15nm。可以通过调节所述阻变层130的厚度调节所述阻变存储器的初始电阻和电压，从而获得合适的存储窗口。在本申请的实施例中，形成所述阻变层130的方法包括，在所述插层120上形成钽层，对所述钽层进行氧化，可以通过批度氧化的方法分别对所述钽层的上表面和下表面进行氧化。通过调节所述钽层的氧化程度，可以调节所述阻变层130的厚度，由此，可以调节所述阻变存储器的初始电阻。在本申请的实施例中，可以通过调节所述钽层的厚度调节所述阻变层130的厚度，从而调节所述阻变存储器的初始电阻。所述钽层的厚度可以为2nm-3nm，以使所述阻变存储器的初始电阻为1kω-50kω，从而降低所述阻变存储器的初始电阻。

在步骤s5中，在所述阻变层130上形成阻挡层140，具体的，在所述阻变层130的表面形成所述阻挡层140，可以通过沉积的方法形成所述阻挡层120，优选的，可以通过物理气相沉积的方法形成所述阻挡层120。优选的，所述阻挡层140的材质可以为钽；所述阻挡层能够限制所述阻变存储器中的电流大小。

在本申请的实施例中，可以通过所述插层120、阻变层130和所述阻挡层140的厚度调整所述阻变存储器的电流和电压以及电阻，从而提高了上述各参数的调整精度。

在步骤s6中，形成第二电极150，优选的，可以通过物理气相沉积的方法形成所述第二电极150，所述第二电极150的材质可以为氮化钛，但不限于此，也可以采用领域人员所知的其他材质，比如可以为铜和铂等。所述述第二电极150的厚度可以为30nm～45nm。

请继续参考图2，基于同一发明构思，本发明还提供了一种阻变存储，所述阻变存储器包括:

半导体衬底100，所述半导体衬底100上形成有第一电极110；

所述第一电极110上形成有插层120；

所述插层120上形成有阻变层130；

所述阻变层130上形成有阻挡层140；

所述阻挡层140上形成有第二电极150。

在本申请的实施例中，可以通过物理气相沉积的方法形成所述第一电极110、插层120、所述阻变层130、所述阻挡层140和所述第二电极150。优选的，所述第一电极110的材质可以为氮化钽，使所述第一电极110能够形成较平整的表面，从而可以与所述插层120更好的配合。所述插层的材质可以为氮化钛，所述所述阻变层130的材质可以为氧化钽。其目的是，通过氮化钛所具有的对氧的吸附能力，使所述插层120能够与所述阻变层130形成较好的配合，从而提高所述阻变存储器的性能。

综上可见，在本发明提供的阻变存储器件及其制造方法中，通过在所述半导体衬底表面形成第一电极，在所述第一电极上形成插层；在所述插层上形成阻变层；在所述阻变层上形成阻挡层以及在所述阻挡层上形成第二电极。所述插层能够与所述阻变层较好的配合从而提高器件的性能。能够通过所述插层调制所述阻变存储器的初始电阻，从而能够增大所述阻变存储器的存储窗口，由此提高所述阻变存储器的工艺均匀性以及性能。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。