TSSOP半导体器件用引线框的制作方法

本实用新型涉及一种tssop半导体器件用引线框，属于半导体加工技术领域。

背景技术：

小外形封装（smalloutlinepackage，sop）是指外引脚从封装体两侧引出呈翼状的表面贴装器件，其封装结构分为嵌入式和外露式两种，引脚节距为1.27mm，并且衍生出带散热片的小尺寸封装（hsop）、裸露焊盘的小外形封装（esop）、微小形封装（msop）、甚小外形封装（vsop）、缩小型封装（ssop）、薄的缩小型sop封装（tssop）、裸露焊盘的薄的微小形封装（emsop）、裸露焊盘的薄的缩小型封装（etssop）等封装结构。

由于芯片封装已经趋于微利化，因此，如何提高封装效率、节约封装成本成为了不可回避的问题，在现有技术中，通过增大引线框上引线框单元密度、减少引线框单元之间的连接等手段不断降低成本，但是，对于尺寸较小，特别是厚度较薄的tssop封装结构，随着引线框单元密度的增加，焊接或注塑封装的进行，会导致热应力在不同时间集中作用于不同的引线框单元上，由于相邻引线框单元之间的距离较小，应力容易从加工部分的引线单元传递至相邻的引线框单元上，随着加工的进行，应力造成的变形不断积累，影响到后续引线框单元的使用和加工精度。

技术实现要素：

本实用新型的目的是提供一种tssop半导体器件用引线框，该引线框解决了焊接或注塑封装时，各个引线框单元容易出现不同大小的形变并相互影响的问题。

为达到上述目的，本实用新型采用的技术方案是：一种tssop半导体器件用引线框，包括多个引线框单元、分别位于引线框单元两端的引脚、将多个引线框单元的引脚在第一方向上连接的连接筋和将多个连接筋在第二方向上连接的边框，位于第一方向上的相邻两个引线框单元之间具有一第一条形孔，此两个引线框单元相邻的引脚之间具有一第二条形孔，此第二条形孔位于第二方向上的长度小于连接筋宽度并位于连接筋上，位于第二方向上的相邻连接筋之间具有一第三条形孔。

上述技术方案中进一步改进的方案如下：

1.上述方案中，所述第一条形孔位于第一方向上的宽度小于芯片位于第一方向上的长度。

2.上述方案中，所述第二条形孔位于第一方向上的宽度小于引脚位于第一方向上的长度。

3.上述方案中，所述第三条形孔位于第二方向上的宽度小于引脚位于第二方向上的长度。

4.上述方案中，位于连接筋端部的引线框单元和引脚与边框之间开有一第四条形孔。

由于上述技术方案的运用，本实用新型与现有技术相比具有下列优点：

本实用新型tssop半导体器件用引线框，通过第一条形孔隔断各个引线框单元，减小引线框单元加工时对相邻引线框单元的影响，而在通过连接筋连接各个引脚及与引脚对应的引线框单元时，通过第二条形孔减少相邻引线框单元的引脚之间的连接，从而进一步减小引线框单元和引脚加工时对相邻引线框单元的影响，最后通过第三条形孔将第二方向不同列的多个引线框单元隔开，进而在增加引线框单元数量的同时，减小不同列引线框之间的相互影响，减少单个引线框单元和与其对应的引脚加工时产生的作用力在引线框上的传导，减少形变、提高加工精度和产品质量。

附图说明

附图1为本实用新型tssop半导体器件用引线框的整体结构示意图。

以上附图中：1、引线框单元；11、引脚；2、连接筋；3、第一条形孔；4、第二条形孔；5、第三条形孔；6、第四条形孔；101、边框。

具体实施方式

实施例1：一种tssop半导体器件用引线框，参照附图1，包括多个引线框单元1、分别位于引线框单元1两端的引脚11、将多个引线框单元1的引脚11在第一方向上连接的连接筋2和将多个连接筋2在第二方向上连接的边框101，位于第一方向上的相邻两个引线框单元1之间具有一第一条形孔3，此两个引线框单元1相邻的引脚11之间具有一第二条形孔4，此第二条形孔4位于第二方向上的长度小于连接筋2宽度并位于连接筋2上，位于第二方向上的相邻连接筋2之间具有一第三条形孔5。

上述第一条形孔3位于第一方向上的宽度小于芯片位于第一方向上的长度；上述第二条形孔4位于第一方向上的宽度小于引脚11位于第一方向上的长度；上述第三条形孔5位于第二方向上的宽度小于引脚11位于第二方向上的长度；位于连接筋2端部的引线框单元1和引脚11与边框101之间开有一第四条形孔6。

实施例2：一种tssop半导体器件用引线框，参照附图1，包括多个引线框单元1、分别位于引线框单元1两端的引脚11、将多个引线框单元1的引脚11在第一方向上连接的连接筋2和将多个连接筋2在第二方向上连接的边框101，位于第一方向上的相邻两个引线框单元1之间具有一第一条形孔3，此两个引线框单元1相邻的引脚11之间具有一第二条形孔4，此第二条形孔4位于第二方向上的长度小于连接筋2宽度并位于连接筋2上，位于第二方向上的相邻连接筋2之间具有一第三条形孔5。

上述第一条形孔3位于第一方向上的宽度小于芯片位于第一方向上的长度；上述第二条形孔4位于第一方向上的宽度小于引脚11位于第一方向上的长度；上述第三条形孔5位于第二方向上的宽度小于引脚11位于第二方向上的长度。

采用上述tssop半导体器件用引线框时，通过第一条形孔隔断各个引线框单元，减小引线框单元加工时对相邻引线框单元的影响，而在通过连接筋连接各个引脚及与引脚对应的引线框单元时，通过第二条形孔减少相邻引线框单元的引脚之间的连接，从而进一步减小引线框单元和引脚加工时对相邻引线框单元的影响，最后通过第三条形孔将第二方向不同列的多个引线框单元隔开，进而在增加引线框单元数量的同时，减小不同列引线框之间的相互影响，减少单个引线框单元和与其对应的引脚加工时产生的作用力在引线框上的传导，减少形变、提高产品质量。

上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。

技术特征：

1.一种tssop半导体器件用引线框，其特征在于：包括多个引线框单元（1）、分别位于引线框单元（1）两端的引脚（11）、将多个引线框单元（1）的引脚（11）在第一方向上连接的连接筋（2）和将多个连接筋（2）在第二方向上连接的边框（101），位于第一方向上的相邻两个引线框单元（1）之间具有一第一条形孔（3），此两个引线框单元（1）相邻的引脚（11）之间具有一第二条形孔（4），此第二条形孔（4）位于第二方向上的长度小于连接筋（2）宽度并位于连接筋（2）上，位于第二方向上的相邻连接筋（2）之间具有一第三条形孔（5）。

2.根据权利要求1所述的tssop半导体器件用引线框，其特征在于：所述第一条形孔（3）位于第一方向上的长度小于芯片位于第一方向上的长度。

3.根据权利要求1所述的tssop半导体器件用引线框，其特征在于：所述第二条形孔（4）位于第一方向上的宽度小于引脚（11）位于第一方向上的长度。

4.根据权利要求1所述的tssop半导体器件用引线框，其特征在于：所述第三条形孔（5）位于第二方向上的宽度小于引脚（11）位于第二方向上的长度。

5.根据权利要求1所述的tssop半导体器件用引线框，其特征在于：位于连接筋（2）端部的引线框单元（1）和引脚（11）与边框（101）之间开有一第四条形孔（6）。

技术总结
本实用新型公开一种TSSOP半导体器件用引线框，包括多个引线框单元、分别位于引线框单元两端的引脚、将多个引线框单元的引脚在第一方向上连接的连接筋和将多个连接筋在第二方向上连接的边框，位于第一方向上的相邻两个引线框单元之间具有一第一条形孔，此两个引线框单元相邻的引脚之间具有一第二条形孔，此第二条形孔位于第二方向上的长度小于连接筋宽度并位于连接筋上，位于第二方向上的相邻连接筋之间具有一第三条形孔。本实用新型在保证引线框密度，降低产品成本的同时，减少引线框单元加工时的相互影响，提高产品加工、成型质量。

技术研发人员：彭兴义
受保护的技术使用者：盐城芯丰微电子有限公司
技术研发日：2019.07.12
技术公布日：2020.04.14