存储器装置及其制造方法与流程

本发明是关于半导体制造技术，特别是有关于存储器装置及其制造方法。

背景技术：

随着电子产品小型化的趋势，存储器装置的尺寸也持续缩减。为了满足上述需求，发展出具有埋入式字元线的存储器装置，以增加积集度并提升效能。然而，尺寸持续缩减使得邻近的互连结构、金属线或其他元件之间的电容耦合也增加，并对存储器装置的效能造成不良的影响。因此，需要改善存储器装置的制造方法，以提升存储器装置的效能。

技术实现要素：

根据本发明的一些实施例，提供存储器装置。此存储器装置包含设置于衬底内的埋入式字元线；设置于埋入式字元线上的连接结构；设置于埋入式字元线上且邻接连接结构的气隙；以及设置于连接结构和气隙上的第一介电层，其中埋入式字元线、连接结构及第一介电层沿衬底顶表面的法线方向设置。

根据本发明的一些实施例，提供存储器装置的制造方法。此方法包含在衬底内形成埋入式字元线；在埋入式字元线上形成牺牲结构，牺牲结构覆盖埋入式字元线的两侧且露出埋入式字元线的一部分；在埋入式字元线的所述部分上形成连接结构；在形成连接结构之后，移除牺牲结构；以及在连接结构上形成第一介电层，使得气隙形成于第一介电层和埋入式字元线之间。

附图说明

以下将配合所附图式详述本发明的实施例。应注意的是，依据产业上的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本发明的特征。

图1a～图1b是根据一些实施例绘示在制造存储器装置的各个阶段的剖面示意图。

图2a～图2g是根据一些实施例绘示在制造存储器装置的各个阶段的剖面示意图。

附图标记：

100，200：存储器装置

102：衬底

104：遮罩层

106：沟槽

108，114，120：介电层

110：衬层

112：埋入式字元线

118：材料层

118’：连接结构

118p：突出部

122：气隙

w1，w2，w3：宽度

具体实施方式

以下根据本发明的一些实施例，描述存储器装置及其制造方法，且特别适用于具有埋入式字元线的存储器装置。本发明在埋入式字元线上设置气隙来取代一部分的介电层，以降低整体的介电常数并改善例如电容耦合的问题，进而提升存储器装置的效能。

图1a是根据一些实施例绘示存储器装置100的剖面示意图。如图1a所示，存储器装置100包含衬底102。衬底102例如是硅晶片，可以在衬底102内和衬底102上形成任何需要的半导体元件，不过此处为了简化图式，仅以平整的衬底102表示。在本发明的叙述中，「衬底」一词可以包含半导体晶片上已形成的元件以及覆盖在半导体晶片上的各种涂层。

然后，在衬底102上设置遮罩层104，接着使用遮罩层104作为刻蚀遮罩进行刻蚀制程，以将衬底102刻蚀出沟槽106。遮罩层104可以包含硬遮罩，且例如是由氧化硅或类似材料形成。遮罩层104的形成可以包含沉积工艺或其他合适的工艺。

然后，在沟槽106内形成介电层108。在一些实施例中，介电层108的形成方法包含氧化衬底102的一部分。在另一些实施例中，介电层108的形成方法包含藉由沉积工艺在沟槽106内沉积介电材料。介电材料可以包含氧化硅、氮化硅、氮氧化硅、类似的材料或前述的组合。

然后，根据一些实施例，在沟槽106内形成衬层110。在一些实施例中，衬层110的材料包含钛、氮化钛或类似的材料。衬层110的形成方法可以例如是原子层沉积工艺或类似的沉积工艺。

然后，根据一些实施例，在沟槽106的下部内形成埋入式字元线112。衬层110位于埋入式字元线112和介电层108之间。埋入式字元线112的形成方法可以包含藉由沉积工艺在沟槽106内形成导电材料。根据一些实施例，导电材料包含掺杂或未掺杂的复晶硅、金属、类似的材料或前述的组合。根据一些实施例，沉积工艺包含物理气相沉积工艺、化学气相沉积工艺、原子层沉积工艺或类似的工艺。

然后，根据一些实施例，如图1b所示，在沟槽106的剩余部分形成介电层114。根据一些实施例，介电层114的形成包含藉由沉积工艺形成介电材料。介电材料和沉积工艺的范例如前所述，故不再赘述。然而，介电层114的形成容易使存储器装置100产生电容耦合的问题。因此，本发明提供另一实施例，改善上述问题。

图2a是接续图1a的工艺步骤，为简化起见，以下将以相同符号描述相同元件。这些元件的形成方式和材料如前所述，在此不重复叙述。

相较于图1b直接在埋入式字元线112上形成介电层114，以下的实施例将以气隙取代介电层114的一部分，以降低整体的介电常数，并改善电容耦合的问题。

在一些实施例中，如图2a所示，在沟槽106的下部形成埋入式字元线112，然后在沟槽106的上部顺应性地(conformally)形成牺牲结构116。根据一些实施例，牺牲结构116的形成方法包含藉由沉积工艺形成牺牲结构116的材料。举例来说，牺牲结构116的材料可以包含介电材料，例如氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅、类似的材料或前述的组合。沉积工艺的范例如前所述，故不再赘述。

然后，根据一些实施例，移除牺牲结构116的材料的一部分，以露出埋入式字元线112的一部分。牺牲结构116的剩余部分即为后续气隙(如图2f所示)设置的位置，因此可以调整牺牲结构116的剩余部分的尺寸及/或位置，来调整气隙的尺寸及/或位置。可以藉由刻蚀工艺来移除牺牲结构116的一部分，且刻蚀工艺的范例如前所述，故不再赘述。

如图2a所示，牺牲结构116覆盖沟槽106的两侧壁以及埋入式字元线112的两侧，仅露出埋入式字元线112的中间部分，以在沟槽106的两侧形成气隙。

然后，根据一些实施例，如图2b所示，在牺牲结构116上和遮罩层104上形成材料层118。根据一些实施例，材料层118包含导电材料。举例来说，导电材料包含掺杂或未掺杂的复晶硅、金属、类似的材料或前述的组合。举例来说，金属包含金、镍、铂、钯、铱、钛、铬、钨、铝、铜、类似的材料、前述的合金、前述的多层结构或前述的组合。导电材料的形成方法可以包含沉积工艺，例如物理气相沉积工艺、化学气相沉积工艺、原子层沉积工艺、蒸镀工艺、电镀工艺、类似的工艺或前述的组合。

在此实施例中，材料层118包含导电材料可以改善电阻电容延迟(rcdelay)的问题，但本发明不限于此。在其他实施例中，材料层118可以包含其他材料，例如介电材料。可以选择牺牲结构116的材料和材料层118的材料以具有不同的刻蚀选择比，使得后续移除牺牲结构116的工艺不易损伤材料层118，以避免在存储器装置200内产生缺陷。举例来说，牺牲结构116包含氮化硅且材料层118包含复晶硅。

继续参照图2b，在材料层118的沉积期间，可能会形成突出部118p。在一些情况下，材料层118的突出部118p会阻碍剩余的材料层118形成于沟槽106内，使得材料层118的内部具有孔隙。因此，根据一些实施例，如图2c所示，进行刻蚀工艺以移除材料层118的突出部118p。刻蚀工艺的范例如前所述，故不再赘述。

然后，根据一些实施例，如图2d所示，在刻蚀后的材料层118上继续沉积材料层118，以覆盖埋入式字元线112的露出部分。取决于沟槽106的深宽比(aspectratio)，可以重复多次上述的刻蚀和沉积的循环。如此一来，可以调整由材料层118所形成的连接结构118’(如图2e所示)的尺寸及/或位置，而不会受到沟槽106的深宽比的限制。

前述的刻蚀工艺仅是选择性的(optional)。在另一些实施例中，在图2b所示的步骤之后，可以不进行如图2c所示的刻蚀工艺，而是继续沉积材料层118以覆盖埋入式字元线112的露出部分，如图2d所示。

然后，根据一些实施例，如图2e所示，进行刻蚀工艺以移除材料层118的上部，并形成连接结构118’以电连接埋入式字元线112及其他元件。刻蚀工艺的范例如前所述，故不再赘述。由于牺牲结构116覆盖埋入式字元线112的顶表面的一部分，连接结构118’的底表面小于埋入式字元线112的顶表面，如图2e所示。

如图2e所示，连接结构118’的顶表面低于介电层108的顶表面。根据一些实施例，连接结构118’包含导电材料，因此降低连接结构118’的顶表面的高度可以使连接结构118’远离后续形成的元件(例如接触件)，避免连接结构118’和元件之间形成短路，进而提升存储器装置200的可靠度。如前所述，可以进行多次刻蚀和沉积的循环，以调整连接结构118’的顶表面的高度。

然后，根据一些实施例，如图2f所示，进行刻蚀工艺以移除牺牲结构116，并再次露出沟槽106的侧壁。刻蚀工艺的范例如前所述，故不再赘述。

然后，根据一些实施例，如图2g所示，在沟槽106内形成介电层120以覆盖连接结构118’的顶部。埋入式字元线112、连接结构118’及介电层120沿着衬底102顶表面的法线方向设置。介电层120的形成可以藉由沉积工艺在沟槽106内形成介电材料，并且进行例如化学机械抛光工艺的平坦化工艺以移除介电材料的多余部分。由于埋入式字元线112上的连接结构118’增加沟槽106的上部的深宽比，介电层120的材料不易进入连接结构118’和衬底102之间的空间，因此可以形成气隙122。

相较于图1b直接在埋入式字元线112上形成介电层114，在图2g的实施例中先形成气隙122和连接结构118’，再形成介电层120，可以降低埋入式字元线112上的整体介电常数值，改善电容耦合的问题，进而提升存储器装置200的效能。此外，连接结构118’包含导电材料，可以改善电阻电容延迟的问题，进一步提升存储器装置200的效能。

如前所述，由于牺牲结构116位于连接结构118’的两侧，在牺牲结构116的位置上形成的气隙122也邻接连接结构118’的两侧。

连接结构118’直接接触埋入式字元线112及介电层120。如图2g所示，介电层120覆盖连接结构118’的顶表面和侧壁的一部分，并且延伸至介电层108的顶表面下方。介电层120的宽度w1大于埋入式字元线112的宽度w2，且埋入式字元线112的宽度w2大于气隙122的宽度w3。

由于衬层110的顶表面低于埋入式字元线112的顶表面，气隙122的一部分位于埋入式字元线112的侧壁和衬底102之间。如图2g所示，气隙122隔开衬层110与介电层120，并隔开埋入式字元线112和介电层120。

综上所述，本发明提供的存储器装置藉由以气隙和连接结构取代一部分的介电材料，可以降低整体的介电常数，改善电容耦合，进而提升存储器装置的效能。

此外，在一些实施例中，连接结构包含导电材料可以降低阻值，改善电阻电容延迟，并进一步提升存储器装置的效能。另外，在一些实施例中，可以重复进行刻蚀和沉积的循环以降低连接结构的顶表面的高度，避免后续形成的元件和连接结构之间形成短路，藉此提升存储器装置的可靠度。

虽然本发明实施例已以多个实施例描述如上，但这些实施例并非用于限定本发明实施例。本发明所属技术领域中技术人员应可理解，他们能以本发明实施例为基础，做各式各样的改变、取代和替换，以达到与在此描述的多个实施例相同的目的及/或优点。本发明所属技术领域中技术人员也可理解，此类修改或设计并未悖离本发明实施例的精神和范围。因此，本发明的保护范围当视前附的权利要求书所界定者为准。