硅通孔互连结构及其制备方法与流程

本发明涉及半导体技术领域，特别是涉及一种硅通孔互连结构及其制备方法。

背景技术：

随着集成电路技术的发展，集成电路芯片对尺寸、速度、功耗的要求越来越高，因此3d封装技术应运而生。在3d封装技术中，常用硅通孔(throughsiliconvia，tsv)结构进行互连。

然而，在现有的芯片中tsv结构的数量受到限制，使得芯片中的tsv的传输速率较低；这主要是因为如果tsv的数量太多，在铜填充形成tsv结构之后的退火处理或其他热处理时均会促使tsv结构中的铜晶粒生长，从而导致晶圆内的应力太多，在后续晶圆的减薄工艺中或热处理工艺中会导致晶圆破裂。

技术实现要素：

基于此，有必要针对在铜填充形成tsv结构后的退火处理或其他热处理中晶圆内应力太多导致晶圆破裂的问题，提供一种硅通孔互连结构及其制备方法。

一种硅通孔互连结构的制备方法，包括：

提供基底，所述基底内形成有硅孔；

在所述硅孔内形成应力释放层及导电结构，所述应力释放层位于所述导电结构与所述基底之间。

上述硅通孔互连结构的制备方法在形成阻挡层后，在阻挡层表面生长一层应力释放层。在硅孔内形成导电结构后，在后续的热过程中，导电结构由于热效应膨胀，此时应力释放层可以吸收导电结构膨胀产生的应力，防止在退火工艺或减薄工艺中由于晶圆内应力太多导致晶圆破裂。

在其中一个实施例中，在所述硅孔的侧壁形成所述应力释放层及所述导电结构之前还包括：

在所述硅孔的侧壁表面形成绝缘层；

在所述绝缘层的表面形成阻挡层；所述应力释放层位于所述阻挡层的表面。

在其中一个实施例中，在所述硅孔内形成所述应力释放层及所述导电结构包括：

在所述阻挡层的表面形成所述应力释放层；

在所述应力释放层的表面形成种子层；

基于所述种子层在所述硅孔内填充导电层。

在其中一个实施例中，所述硅孔包括盲孔，所述硅孔形成于所述基底的正面；所述绝缘层、所述阻挡层及所述应力释放层还形成在所述硅孔的底部；在所述硅孔内形成所述应力释放层及所述导电结构之后还包括：自所述基底的背面对所述基底进行减薄处理，直至露出所述导电结构的底部。

在其中一个实施例中，在所述硅孔内形成单分子自组装材料层作为所述应力释放层；在所述硅孔内形成单分子自组装材料层的步骤包括：

采用等离子体轰击所述阻挡层表面；

在所述阻挡层表面沉积单分子自组装材料层，所述单分子自组装材料层与轰击后的所述阻挡层化学键结合形成所述应力释放层。

在其中一个实施例中，在所述硅孔内形成纳米材料层作为所述应力释放层。

一种硅通孔互连结构，包括：

基底，所述基底内设有硅孔；

导电结构，位于所述硅孔内；

应力释放层，位于所述硅孔内，且位于所述导电结构与所述基底之间。

在其中一个实施例中，所述硅通孔互连结构还包括：

绝缘层，位于所述硅孔的侧壁表面；

阻挡层，位于所述绝缘层的表面；所述应力释放层位于所述阻挡层的表面。

在其中一个实施例中，导电结构包括：

种子层，位于所述应力释放层的表面；

导电层，填充于所述硅孔内，且位于所述种子层的表面。

在其中一个实施例中，所述应力释放层的厚度包括1nm～1μm。

在其中一个实施例中，所述应力释放层包括单分子自组装材料层或纳米材料层。

上述硅通孔互连结构在导电结构和基底之间设置有应力释放层，在生长导电结构后的热过程中，导电结构会因热效应膨胀，应力释放层可以吸收导电结构膨胀产生的应力，防止在退火工艺或减薄处理过程中基底内应力太多导致晶圆破裂

附图说明

图1为本发明的一个实施例提供的硅通孔互连结构的制备方法的流程图；

图2a～图2g为本发明的一个实施例提供的硅通孔互连结构的制备方法中各步骤所得结构的截面结构示意图；其中，图2f亦为发明另一个实施例提供的硅通孔互连结构的截面结构示意图；

图3为本发明的一个具体实施例提供的硅通孔互连结构的制备方法的流程图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。

需要说明的是，当元件被称为“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是在于限制本发明。

请参阅图1，本申请的一个实施例提供一种硅通孔互连结构的制备方法，包括：

s100：提供基底，所述基底内形成有硅孔。

本实施例中，基底100的材料可以是硅、锗等半导体材料，通常为硅基底。基底100表面或基底100内可以有制备完成的半导体器件、金属互连结构或其他结构。基底100内开设有至少一个硅孔110，如图2a所示。具体的，于基底100内形成硅孔110可以包括如下步骤：

s101：在基底100上形成掩膜层(未示出)，掩膜层可以包括氮化硅层、氧化硅层、氮氧化硅层或碳层等硬掩膜层，也可以包括光刻胶层等等；

s102：对掩膜层进行图形化处理，以得到图形化掩膜层；图形化掩膜层内形成有开口图形，开口图形暴露出基底100，且开口图形定义出硅孔110的形状及位置；具体的，当掩膜层为硬掩膜层时，可以采用光刻刻蚀工艺对掩膜层进行图形化处理；当掩膜层为光刻胶层时，可以采用光刻工艺对掩膜层进行图形化处理；

s103：基于图形与掩膜层刻蚀基底100，以在基底100内形成硅孔110；具体的，可以采用但不仅限于深反应离子刻蚀(drie)工艺刻蚀基底100以形成硅孔110；

s104：去除图形化掩膜层。

具体的，硅孔110的纵剖面图形可以是方形、圆形、上宽下窄的倒梯形或其他形状。通常，硅孔110的深度大于硅孔110的直径。

具体的，硅孔110的深度可以小于基底100的厚度，即硅孔110可以为盲孔。当然，在其他示例中，硅孔110的深度也可以等于基底100的厚度，即硅孔110可以为沿厚度方向贯穿基底100的通孔。

在其中一个实施例中，如图2b所示，步骤s100之后可先在硅孔110的侧壁及底部形成绝缘层120。

具体的，如图2b所示，可以采用化学气相沉积、物理气相沉积或等离子体增强化学气相沉积等方法在硅孔110侧壁、底部及基底100表面形成绝缘层120。绝缘层120的材料可以是氧化硅、氮化硅、氧化铝等无机物，也可以是聚酰亚胺、聚对二甲苯等有机物。

s200：在硅孔内形成应力释放层及导电结构，应力释放层位于导电结构和基底之间。

在硅孔侧壁的表面上沉积应力释放层，应力释放层具有疏松结构，当后续在硅孔内形成导电结构后执行退火等热工艺时，应力释放层的疏松结构可吸收导电结构因热膨胀产生的热应力，防止晶圆热应力不匹配导致的晶圆失效。

上述实施例中，在硅孔侧壁形成应力释放层，使得后续在硅孔内形成导电结构并进行退火处理或其他热处理时，应力释放层可以吸收导电结构热膨胀产生的应力，防止晶圆在后续减薄工艺或热处理工艺中因应力太多导致破裂。

需要说明的是，硅孔110内形成有绝缘层120时，阻挡层103形成于绝缘层120的表面。

如图2c所示，为防止后续在硅孔中沉积的导电材料扩散至硅基底中影响器件性能，可先在绝缘层120上沉积阻挡层130，阻挡层130也可采用化学气相沉积或物理气相沉积方式。阻挡层130的材料通常为钛、钽、氮化钛或氮化钽，厚度包括(埃)具体的，阻挡层130的厚度可以为等。

如图3所示，在其中一个实施例中，在硅孔110内形成应力释放层140及导电结构具体包括：

s210：在阻挡层130表面形成应力释放层140。

如图2d所示，沉积阻挡层130后，在阻挡层130表面形成一层应力释放层140。应力释放层140具有疏松结构，当后续在硅孔110内形成导电结构后执行退火等热工艺时，应力释放层140的疏松结构可吸收导电结构因热膨胀产生的热应力，防止晶圆在退火工艺或晶圆减薄工艺过程由于应力不匹配导致晶圆断裂。

具体的，本实施例中的应力释放层140可以是单分子自组装材料层。步骤s210可以包括如下步骤：

s211：采用等离子体轰击阻挡层130，以使阻挡层130表面材料改性。其中，等离子体可以包括氧(o)等离子体、氟(f)等离子体、氢(h)等离子体、氮(n)等离子体、氦(he)等离子体及三氟化氮(nf3)等离子体中的至少一种，轰击时由于等离子体的能量较高，因此轰击后可以使阻挡层130表面材料分子的化学键被打开；

s212：在处理过的阻挡层130表面沉积单分子自组装材料层，单分子自组装材料层中激活的自由基与被打开的化学键结合，形成疏松多孔的应力释放层140。其中，激活的自由基团可以是羰基、烃基或羧基等。单分子自组装材料可以是三氯硅烷(fdts)、1h,1h,2h,2h-全氟癸基三氯硅烷-全氟癸基三氯硅烷(fots)、十八烷基三氯硅烷(ots)、十八烷基三甲氧基硅烷(otms)、1-十六烷硫醇(hdt)等。应力释放层140的厚度可以为1nm～1μm；具体的，应力释放层140的厚度可以为1nm、100nm、200nm、300nm、400nm、500nm、600nm、700nm、800nm、900nm或1μm等等。

在另一种实施方式中，应力释放层140还可以是纳米材料，例如氧化锌纳米线、碳纳米管等，纳米材料生长形成的应力释放层致密性低，结构较为疏松，也可用于释放应力。

本申请优选采用单分子自组装材料形成应力释放层140，在生长前先对硅孔侧壁和底部进行等离子体轰击，使得单分子自组装材料可通过悬挂键与阻挡层130紧密结合。由于单分子自组装材料在基板内侧的生长位置和生长密度可控性高，可较方便地生长均匀、致密的单分子自组装材料膜层。在生长纳米材料前无需对硅孔侧壁和底部进行前处理，但纳米材料在基板内侧生长的随机性较高，生长位置可控性较低，因此制备均匀致密的纳米材料层难度高。

s220：在应力释放层表面形成种子层。

如图2e所示，可以采用物理气相沉积、原子层沉积、化学气相沉积等方法在应力释放层140表面沉积种子层150。种子层150的材料可以是金属，例如铜、金等，但不限于上述材料，种子层150的厚度可以为具体的，种子层150的厚度可以为或等等。

s230：基于种子层在硅孔内填充导电层。

如图2f所示，通常采用电镀的方法在硅孔110内填充导电层160，导电层160与种子层150的材料相同，导电层160和种子层150共同构成导电结构。本实施例中，导电层160和种子层150可以均为铜。种子层150中的铜粒可以引导离子与电子在铜粒表面结合，进而引导导电层160的生长。导电层160可以与基底100表面齐平，或完全填充硅孔110并部分形成于基底110表面。

需要说明的是，当绝缘层120、阻挡层130、应力释放层140、种子层150及导电层160还位于基底100的上表面时，步骤s200中还可以包括去除位于位于基底100上表面的绝缘层120、阻挡层130、应力释放层140、种子层150及导电层160的步骤，如图2g所示。

如图2g所示，硅孔110是盲孔时，硅孔110形成于基底100的正面。步骤s200之后还包括如下步骤：自基底100的背面对基底100进行减薄处理，直至露出导电结构160的底部，形成硅通孔互连结构。

上述实施例提供的硅通孔互连结构的制备方法，在形成阻挡层130后，在阻挡层130表面生长一层应力释放层140，应力释放层140具有疏松结构，可以是单分子自组装膜层，也可以是纳米材料形成的膜层。在硅孔110内以种子层150为引导生长导电层160后，在后续的热过程中，种子层150中的铜粒由于热效应膨胀，此时应力释放层140的疏松结构可以吸收铜粒膨胀产生的应力，防止在退火工艺或减薄工艺中由于晶圆内应力太多导致晶圆破裂。

请继续参阅图2g，本申请的又一实施例提供一种硅通孔互连结构，包括开设有硅孔的基底100、位于硅孔内的导电结构和位于导电结构与基底110之间的应力释放层140。

上述实施例中，在硅孔侧壁形成应力释放层140，导电结构并进行退火处理或其他热处理时，应力释放层140可以吸收导电结构热膨胀产生的应力，防止晶圆在后续减薄工艺或热处理工艺中因应力太多导致破裂。

具体的，硅孔的截面形状可以是方形、圆形、上宽下窄的倒梯形或其他形状。通常，硅孔的深度大于硅孔的直径。硅孔的深度都可以等于基底100的厚度。

具体的，应力释放层140形成于硅孔侧壁，应力释放层140具有疏松结构，当导电结构执行退火等热工艺时，应力释放层140的疏松结构可吸收导电结构因热膨胀产生的热应力，防止晶圆热应力不匹配导致的晶圆失效。

进一步的，硅孔侧壁上还形成有绝缘层120和位于绝缘层120上的阻挡层130，应力释放层140位于阻挡层130的表面。绝缘层120位于硅孔的侧壁表面，绝缘层120的可以是氧化硅、氮化硅、氧化铝等无机物，也可以是聚酰亚胺、聚对二甲苯等有机物。阻挡层130位于绝缘层120的表面，阻挡层130的材料通常为钛、钽或其合金，厚度为用于防止后续形成的导电材料例如铜扩散至基底100。本实施例中，应力释放层140以是单分子自组装材料层或纳米材料层。其中，单分子自组装材料可以是三氯硅烷(fdts)、1h,1h,2h,2h-全氟癸基三氯硅烷-全氟癸基三氯硅烷(fots)、十八烷基三氯硅烷(ots)、十八烷基三甲氧基硅烷(otms)、1-十六烷硫醇(hdt)等，纳米材料可以是氧化锌纳米线或碳纳米管等。应力释放层140的厚度可以为1nm～1μm。

导电结构包括种子层150和填充硅孔并位于种子层150表面的导电层160。种子层150的材料可以是铜、金等金属颗粒，优选的，可以是铜，厚度可以为导电层160的材料与种子层150的材料相同。

上述实施例提供的硅通孔互连结构中，阻挡层表面形成有一层应力释放层，应力释放层具有疏松结构，可以是单分子自组装材料层，也可以是纳米材料层。在硅孔内以种子层为引导生长导电材料后，在后续的热过程中，种子层中的铜粒由于热效应膨胀，此时应力释放层的疏松结构可以吸收铜粒膨胀产生的应力，防止在退火工艺或减薄处理过程中基底内应力太多导致晶圆破裂。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。