一种器件封装结构及制备方法与流程

本发明涉及无源器件的制备与集成领域，具体涉及一种器件的封装结构及制备方法。

背景技术：

在现代电子系统、计算机系统、通信系统中大量使用无源器件，例如电容可以作为滤波、隔离器件使用，电阻可以作为分压、滤波器件使用，电感可以作为变压、滤波器件。由无源器件组成的无源器件网络可以实现更加复杂的功能，例如电桥、巴伦、功分器等。随着系统集成度的提高，集成无源器件(ipd)已经成功商用并逐渐替代传统的分立无源器件。但是在高密度、高精度无源器件方面，经常需要特殊材料、特殊工艺，制约着高性能无源器件的发展。

进一步而言，无源器件的集成方式已经成为系统进一步小型化的制约因素。传统的无源器件通过表面贴装技术(surfacemounttechnology，smt)集成在pcb板或者芯片基板上。虽然ipd器件可以以裸芯片形式与其他功能芯片进行合封形成系统级封装(systeminpackage，sip)，提高了系统的集成度。但在需要集成高性能无源器件的场景，无源器件及其集成仍然占据了大量的pcb、芯片基板面积。

扇出封装技术(fan-outpackage，fop)是近年来兴起的一种先进封装技术，与之相对应的是扇入封装技术(fan-inpackage),例如圆片级芯片尺寸封装(waferlevelchipscalepackage，wlcsp)。目前业界可以提供fop技术的厂商有很多，例如infineon、amkor、ase、statschippac的embeddedwaferlevelballgridarray(ewlb)技术、amkor的siliconwaferintegratedfan-outtechnology(swift)技术、decatechnologies的m-series技术、tsmc的integratedfan-outwaferlevelpackage(info-wlp)技术、spil的throughpackageinterconnectionfan-out(tpi-fo)技术等。fop技术以其高互连密度、支持多芯片封装、小外形尺寸、厚度薄等优势受到了物联网芯片、手机应用处理器、高性能计算等产品的青睐。对于部分应用，fop技术允许在芯片两面进行布线，并通过垂直互连结构实现两面电路之间的互连，如tsmc的info技术可以通过穿info通孔(throughinfovia，tiv)实现芯片正面重布线层(redistributionlayer，rdl)与背面重布线层之间互连。

当前技术条件下扇出封装技术所形成的封装结构如图1-2所示，图1为现有技术包含背面重布线层4和垂直互连结构5的扇出封装结构图，图2为现有技术包含背置无源器件8的扇出封装结构图，可看出，现有技术的高性能无源器件通常制作在低损耗材料基体上，例如高阻硅、砷化镓、陶瓷、磁性材料、碳化硅或氮化镓等。受到自身制造工艺、后续使用集成的制约，系统无法进一步小型化，从而使得封装结构、系统的尺寸受到限制。

技术实现要素：

为解决上述无源器件的制作和集成问题，本发明的目的是提供一种器件封装结构及制备方法，利用扇出封装技术形成，在封装上设置芯材基体，芯材基体不需要设置任何电路结构，其目的是提供低损耗的基体材料，再利用扇出封装技术制备的电路结构形成无源器件，同时完成无源器件的集成，本发明可以进一步缩小封装与系统尺寸，具有广阔的应用前景。

为实现上述技术目的，达到上述技术效果，本发明通过以下技术方案实现：

一种器件封装结构，包括芯片，芯材基体，正面重布线层，背面重布线层，垂直互连结构，模塑材料结构和设置在所述正面重布线层上的焊球；所述芯材基体设置在所述芯片的侧面，所述芯片包括芯片有源面和芯片晶背，所述芯片有源面一侧设置有芯片焊盘，所述正面重布线层设置在所述芯片有源面一侧，所述背面重布线层设置在所述芯片晶背一侧，所述垂直互连结构连接所述正面重布线层和所述背面重布线层，所述模塑材料结构设置在所述芯片与所述垂直互连结构之间，所述正面重布线层包括凸点下金属化层、第一介电材料、第一重布线层和第一互连孔，所述背面重布线层包括背置焊盘、第二介电材料、第二重布线层和第二互连孔。

一种器件封装结构，包括芯片，芯材基体，正面重布线层，模塑材料结构和设置在所述正面重布线层上的焊球；所述芯材基体设置在所述正面重布线层内部，所述芯片包括芯片有源面和芯片晶背，所述芯片有源面一侧设置有芯片焊盘，所述正面重布线层设置在所述芯片有源面一侧，所述正面重布线层包括凸点下金属化层、第一介电材料、第一重布线层和第一互连孔。

进一步的，所述第二重布线层至少为一层，所述第二互连孔至少为一个，所述第二互连孔连接所述第二重布线层之间或所述第二重布线层与所述垂直互连结构或所述第二重布线层与所述背置焊盘。

进一步的，所述第一重布线层至少为一层，所述第一互连孔至少为一个，所述第一互连孔连接所述第一重布线层之间或所述第一重布线层与所述芯片或所述第一重布线层与所述凸点下金属化层。

进一步的，所述芯片至少为一个。

进一步的，所述芯材基体至少为一个。

进一步的，所述芯材基体的材质为硅、砷化镓、陶瓷、磁性材料、碳化硅或氮化镓。

一种器件封装结构的制备方法，包括以下步骤：

步骤1)在载片上形成所述正面重布线层；

步骤2)在所述正面重布线层上形成所述垂直互连结构，并使所述垂直互连结构与所述正面重布线层形成电互连；

步骤3)在所述正面重布线层上布置预先制造完成的所述芯片、所述芯材基体，并使所述芯片与所述正面重布线层形成电互连；

步骤4)在所述正面重布线层上，所述垂直互连结构、所述芯片、所述芯材基体周边形成所述模塑材料结构；

步骤5)在步骤所形成的结构上形成所述背面重布线层；并使之与垂直互连结构形成电气互连；

步骤6)去除所述载片，并在所述正面重布线层的另一面形成所述焊球。

一种器件封装结构的制备方法，包括以下步骤：

步骤1)在载片上形成所述正面重布线层，并将所述芯片基体预制在所述正面重布线层之内；

步骤2)在所述正面重布线层上布置预先制造完成的所述芯片，并使所述芯片与所述正面重布线层形成电互连；

步骤3)在所述正面重布线层上，所述芯片周边形成所述模塑材料结构；

步骤4)去除所述载片，并在所述正面重布线层的另一面形成所述焊球。

本发明的有益效果是：

本发明利用扇出封装技术形成，在扇出封装结构内设置了芯材基体，正面重布线层、背面重布线层、垂直互连结构的其中之一或者任意组合均可在芯材基体表面形成电路的功能，其目的是提供低损耗的基体材料，因此芯材基体上可以不再需要设置任何电路结构，该技术可以进一步提高无源器件性能，同等情况下封装与系统尺寸可以进一步缩小，具有广阔的应用前景。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。本发明的具体实施方式由以下实施例及其附图详细给出。

附图说明

图1为现有技术包含背面重布线层和垂直互连结构的扇出封装结构图；

图2为现有技术包含背置无源器件的扇出封装结构图；

图3为本发明实施例1的结构示意图；

图4为本发明实施例1的制作步骤框图；

图5为本发明实施例1芯材基体与正面重布线层、背面重布线层、垂直互连结构形成无源器件的局部结构的侧视图；

图6为本发明实施例1芯材基体与正面重布线层、背面重布线层、垂直互连结构形成无源器件的局部结构的俯视图；

图7为本发明实施例2的结构示意图；

图8为本发明实施例2的制作步骤框图；

图9为本发明实施例2芯材基体与正面重布线层形成无源器件的局部结构的侧视图；

图10为本发明实施例2芯材基体与正面重布线层形成无源器件的局部结构的俯视图。

图中标号说明：

1、芯片，2、芯材基体，3、正面重布线层，4、背面重布线层，5、垂直互连结构，6、模塑材料结构，7、焊球，8、背置无源器件，11、芯片有源面，12、芯片晶背，13、芯片焊盘，31、凸点下金属化层，32、第一介电材料，33、第一重布线层，34、第一互连孔，41、背置焊盘，42、第二介电材料，43、第二重布线层，44、第二互连孔。

具体实施方式

下面将参考附图并结合实施例，来详细说明本发明。

实施例1

参见图3、图5、图6所示，一种器件封装结构，包括芯片1，芯材基体2，正面重布线层3，背面重布线层4，垂直互连结构5，模塑材料结构6和设置在正面重布线层3上的焊球7；芯材基体2设置在芯片1的侧面，芯片1包括芯片有源面11和芯片晶背12，芯片有源面11一侧设置有芯片焊盘13，正面重布线层3设置在芯片有源面11一侧，背面重布线层4设置在芯片晶背12一侧，垂直互连结构5连接正面重布线层3和背面重布线层4，模塑材料结构6设置在芯片1与垂直互连结构5之间，正面重布线层3包括凸点下金属化层31、第一介电材料32、第一重布线层33和第一互连孔34，背面重布线层4包括背置焊盘41、第二介电材料42、第二重布线层43和第二互连孔44，第二重布线层43至少为一层，第二互连孔44至少为一个，第二互连孔44连接第二重布线层43之间或第二重布线层43与垂直互连结构5或第二重布线层43与背置焊盘41，第一重布线层33至少为一层，第一互连孔34至少为一个，第一互连孔34连接第一重布线层33之间或第一重布线层33与芯片1或第一重布线层33与凸点下金属化层31。

参见图4所示，其制备方法，包括以下步骤：

步骤1)在载片上形成正面重布线层3；

步骤2)在正面重布线层3上形成垂直互连结构5，并使垂直互连结构5与正面重布线层3形成电互连；

步骤3)在正面重布线层3上布置预先制造完成的芯片1、芯材基体2，并使芯片1与正面重布线层3形成电互连；

步骤4)在正面重布线层3上，垂直互连结构5、芯片1、芯材基体2周边形成模塑材料结构6；

步骤5)在步骤4所形成的结构上形成背面重布线层4；并使之与垂直互连结构5形成电气互连；

步骤6)去除载片，并在正面重布线层3的另一面形成焊球7。

实施例2

参见图7、图9、图10所示，一种器件封装结构，包括芯片1，芯材基体2，正面重布线层3，模塑材料结构6和设置在正面重布线层3上的焊球7；芯材基体2设置在正面重布线层3内部，芯片1包括芯片有源面11和芯片晶背12，芯片有源面11一侧设置有芯片焊盘13，正面重布线层3设置在芯片有源面11一侧，正面重布线层3包括凸点下金属化层31、第一介电材料32、第一重布线层33和第一互连孔34，第一重布线层33至少为一层，第一互连孔34至少为一个，第一互连孔34连接第一重布线层33之间或第一重布线层33与芯片1或第一重布线层33与凸点下金属化层31。

参见图8所示，其制备方法，包括以下步骤：

步骤1)在载片上形成正面重布线层3，并将芯片基体2预制在正面重布线层3之内；

步骤2)在正面重布线层3上布置预先制造完成的芯片1，并使芯片1与正面重布线层3形成电互连；

步骤3)在正面重布线层3上，芯片1周边形成模塑材料结构6；

步骤4)去除载片，并在正面重布线层3的另一面形成焊球7。

进一步的，芯片1至少为一个。

进一步的，芯材基体2至少为一个。

进一步的，芯材基体2的材质为硅、砷化镓、陶瓷、磁性材料、碳化硅或氮化镓。

本发明利用扇出封装技术形成，设置了芯材基体2，正面重布线层3、背面重布线层4、垂直互连结构5的其中之一或者任意组合均可在芯材基体2表面形成电路的功能，因此芯材基体2上可以不再需要设置任何电路结构，系统结构可以进一步缩小，具有广阔的应用前景。

以上所述仅为发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。