一种半导体器件及其制造方法和电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子
>J-U ρ?α装直。
【背景技术】
[0002]在很多应用中，例如，与图像信号处理器(ISP)堆叠的背面照光传感器(BSI)Jf频前端模块片上系统(RF FEM S0C),3D集成的手机非易失存储器(NVM)片上系统等，氧化物融合晶圆到晶圆键合是用于堆叠晶片形成3DIC的最重要且可行的方式之一。
[0003]传统的晶片间的互连是通过两个硅通孔(TSV)垂直地连接堆叠的晶片中的每一个晶片(具体地，连接晶片上的合适的互连金属层)，再通过一个横向导电互连件连接两个硅通孔。采用这一方法互连的半导体器件的结构如图1所示，包括堆叠的第一晶片100和第二晶片200，其中第一晶片100和第二晶片200通过包括垂直的第一硅通孔1011、第二硅通孔1012以及与第一硅通孔1011、第二硅通孔1012相连的横向导电互连件1013的互连结构实现互连。
[0004]由于第一硅通孔1011与第二硅通孔1012均比较长且分别经过不同的过孔(Via)，因此导致被互连的两个晶片之间以及器件之间容易出现寄生问题，例如，额外的RC延迟与寄生电容，而这严重限制了氧化物融合晶圆到晶圆键合技术在3DIC中的应用。
[0005]为解决现有技术中的上述因互连结构引起的RC延迟与寄生电容问题，有必要提出一种新的半导体器件及其制造方法和电子装置。
【发明内容】
[0006]针对现有技术的不足，本发明提供一种半导体器件及其制造方法和电子装置，该半导体器件可以降低因互连结构引起的RC延迟与寄生电容
[0007]本发明的一个实施例提供一种半导体器件，包括:第一半导体器件层，其中所述第一半导体器件层内形成有第一 PN结与第一沟槽绝缘体，所述第一半导体器件层的第一表面被第一介电质层所覆盖、与所述第一表面相对的第二表面被第二介电质层所覆盖，并且所述第一介电质层内形成有第一横向导电连接件；第二半导体器件层，其中所述第二半导体器件层内形成有第二 PN结，所述第二半导体器件层的第一表面被第三介电质层所覆盖，并且，所述第三介电质层内形成有第二横向导电连接件，所述第三介电质层与所述第一介电质层相粘接；还包括至少穿过所述第一介电质层的一部分并嵌入所述第三介电质层的穿层垂直导电互连件，其中所述穿层垂直导电互连件的位于所述第一介电质层内的第一底部与所述第一横向导电连接件相连接，位于所述第三介电质层内的第二底部与所述第二横向导电连接件相连接。
[0008]可选地，所述穿层垂直导电互连件还穿过所述第一半导体器件层，并且所述穿层垂直导电互连件的水平侧面分层被所述第一沟槽绝缘体、所述第一介电质层和所述第三介电质层所绝缘。
[0009]可选地，所述第一半导体器件层和所述第二半导体器件层的材料包括单晶硅，所述第一沟槽绝缘体、所述第一介电质层、所述第二介电质层和所述第三介电质层包括含硅介电质材料。
[0010]可选地，位于所述第一半导体器件层内的多个所述第一 PN结构成第一场效应晶体管，所述第一场效应晶体管的侧向被所述第一沟槽绝缘体所绝缘。
[0011]可选地，位于所述第二半导体器件层内的多个第二 PN结构成第二场效应晶体管，所述第二场效应晶体管的侧向被位于所述第二半导体器件层内的第二沟槽绝缘体所绝缘。
[0012]可选地，所述穿层垂直导电互连件的侧面具有互连件侧面导电金属扩散阻挡层。
[0013]可选地，所述穿层垂直导电互连件的材料包括铜或钨。
[0014]可选地，所述第一横向导电连接件的面向所述第一半导体器件层的所述第一表面的表面上形成有第一导电刻蚀阻挡层。
[0015]可选地，所述第二横向导电连接件的面向所述第一半导体器件层的所述第一表面的表面上形成有第二导电刻蚀阻挡层。
[0016]可选地，所述第一横向导电连接件的材料包括铝，和/或，所述第二横向导电连接件的材料包括铝。
[0017]本发明的另一个实施例提供一种半导体器件的制造方法，所述方法包括:
[0018]步骤SlOl:提供第一半导体器件层与第二半导体器件层，形成位于所述第一半导体器件层内的第一沟槽绝缘体和第一 PN结、位于所述第一半导体器件层的第一表面上的第一介电质层以及位于所述第一介电质层内的第一横向导电连接件，并形成位于所述第二半导体器件层内的第二沟槽绝缘体和第二 PN结、位于所述第二半导体器件层的第一表面上的第三介电质层以及位于所述第三介电质层内的第二横向导电连接件；
[0019]步骤S102:通过晶圆键合工艺将所述第三介电质层与所述第一介电质层相粘接；
[0020]步骤S103:从所述第一半导体器件层的与其第一表面相对的第二表面进行刻蚀以形成穿层垂直导电互连沟槽，其中所述穿层垂直导电互连沟槽穿透所述第一沟槽绝缘体、所述第一介电质层与所述第三介电质层并暴露出至少一部分所述第一横向导电连接件与至少一部分所述第二横向导电连接件；
[0021]步骤S104:形成覆盖所述穿层垂直导电互连沟槽的侧壁和底部的导电金属扩散阻挡层；
[0022]步骤S105:用垂直导电互连材料填充所述穿层垂直导电互连沟槽，以形成连接所述第一横向导电连接件和所述第二横向导电连接件的穿层导电互连件。
[0023]可选地，在所述步骤S103中，所述穿层垂直导电互连沟槽的底部的一部分位于所述第一横向导电连接件上，另一部分位于所述第二横向导电连接件上。
[0024]可选地，在所述步骤SlOl中，还在所述第一半导体器件层与所述第一介电质层内形成第一场效应晶体管。
[0025]可选地，在所述步骤SlOl中，还在所述第二半导体器件层与所述第三介电质层内形成第二场效应晶体管。
[0026]可选地，在所述步骤SlOl中，还在所述第一横向导电连接件的面向所述第一半导体器件层的所述第一表面的表面上形成第一导电刻蚀阻挡层。
[0027]可选地，在所述步骤SlOl中，还在所述第二横向导电连接件的面向所述第一半导体器件层的所述第一表面的表面上形成第二导电刻蚀阻挡层。
[0028]可选地，在所述步骤S105中，用垂直导电互连材料填充所述穿层垂直导电互连沟槽的方法包括金属电镀。
[0029]可选地，在所述步骤S104与所述步骤S105之间还包括步骤S1045:在所述穿层垂直导电互连沟槽的侧壁和底部形成电镀种子导电种子膜。
[0030]可选地，在所述步骤S105之后还包括步骤S106:
[0031]从所述第一半导体器件层的与其第一表面相对的第二表面进行刻蚀，将所述穿层导电互连件高于所述第一横向导电连接件的部分去除掉一部分。
[0032]本发明的再一个实施例提供一种电子装置，包括电子组件以及与所述电子组件电连接的半导体器件，其中所述半导体器件为如上所述的半导体器件。
[0033]本发明的半导体器件，通过穿层导电互连件实现第一半导体器件层与第二半导体器件层间的互连，可以降低因互连结构引起的RC延迟与寄生电容，提高半导体器件的性能。本发明的半导体器件的制造方法，用于制造上述半导体器件，制得的半导体器件同样具有上述优点。本发明的电子装置，使用了上述半导体器件，因而也具有上述优点。
【附图说明】
[0034]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0035]附图中:
[0036]图1为现有的一种半导体器件的结构的剖视图；
[0037]图2为本发明的一个实施例的半导体器件的一种剖视图；
[0038]图3为本发明的一个实施例的半导体器件的另一种剖视图；
[0039]图4A至4D为本发明的另一个实施例的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；
[0040]图5为本发明的另一个实施例的一种半导体器件的制造方法的一种示意性流程图。
【具体实施方式】
[0041]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0042]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0043]应当