用于半导体器件的结构和方法
【技术领域】
[0001]本发明一般地涉及半导体技术领域，更具体地，设计半导体器件及其形成方法。
【背景技术】
[0002]半导体集成电路(IC)行业经历了指数型增长。IC材料和设计的技术进步产生了一代又一代的1C，其中，每代IC都具有比前一代IC更小、更复杂的电路。在IC的发展过程中，在几何尺寸(即，使用制造工艺能够制造的最小部件(或线))减小的同时，功能密度(即，单位芯片区域上的互连器件数量)通常会增加。该按比例缩小工艺通过增加生产效率并且降低相关成本提供益处。然而，这种按比例缩小工艺还增加了处理和制造IC的复杂性，并且对于将被实现的这些进步，需要IC制造过程中的类似发展。
[0003]例如，场效应晶体管(FET)通常包括有源区域和有源区域上方的栅极结构。诸如接触件和通孔的导电部件形成在FET上，用于提供从FET的端子(如，源极/漏极/栅极)到另一 FET的端子的电连接件。通常，栅极上的通孔(或栅极通孔)限于远离FET的有源区域的接合区域。这是为了防止因工艺变化(process variat1n)导致栅极通孔无意间连接至有源区域中的源极或漏极。尤其对于具有很多栅极通孔的FET，这会产生问题，这是因为半导体器件上的有源区域以外可能没有足够的接合区域。
【发明内容】
[0004]为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种形成半导体器件的方法，所述方法包括:提供其上形成有栅极堆叠件的衬底，所述衬底具有源极区域、漏极区域以及位于所述源极区域与所述漏极区域之间的沟道区域，所述栅极堆叠件设置为邻近所述沟道区域，由间隔件覆盖所述栅极堆叠件的顶面和侧壁；在所述衬底上方形成第一接触部件，所述第一接触部件电连接至所述源极区域和所述漏极区域中的至少一个，所述第一接触部件的顶面低于所述间隔件的顶面；以及在所述第一接触部件上方形成第一介电层。
[0005]在该方法中，形成所述第一接触部件包括:在所述衬底上方和所述间隔件上方沉积第一导电材料；以及执行经选择性调整以去除所述第一导电材料而保留所述间隔件的蚀刻工艺，直到所述第一导电材料的顶面低于所述间隔件的顶面，以保留所述第一导电材料的剩余部分作为所述第一接触部件。
[0006]在该方法中，形成所述第一介电层包括:在所述衬底、所述第一接触部件以及所述间隔件上方沉积第一介电材料；以及对所述第一介电材料执行化学机械抛光(CMP)工艺，从而露出所述间隔件的顶面。
[0007]该方法进一步包括:对所述间隔件执行第一各向异性蚀刻工艺，从而露出所述栅极堆叠件的顶面，在所述栅极堆叠件的顶面上方形成凹槽，其中，将所述第一各向异性蚀刻工艺选择性调整为去除所述间隔件而基本保留所述第一介电层；以及在所述凹槽中形成栅极明线。
[0008]在该方法中，形成所述栅极明线包括:在所述第一介电层上方沉积第二导电材料以填充所述凹槽；以及对所述第二导电材料执行化学机械平坦化(CMP)工艺，从而露出所述第一介电层的顶面，导致所述第二导电材料的剩余部分保留在所述凹槽中作为所述栅极明线。
[0009]该方法进一步包括:在所述第一介电层和所述栅极明线上方沉积第二介电层；形成至少穿过所述第二介电层的开口，所述开口露出所述栅极明线的顶面；以及在所述开口中形成通孔，所述通孔与所述栅极明线电接触。
[0010]在该方法中，从上往下看时，所述通孔与所述沟道区域重叠。
[0011]该方法进一步包括:在所述第一介电层和所述栅极明线上方沉积第二介电层；形成至少穿过所述第二介电层和所述第一介电层的第一开口，所述第一开口露出所述第一接触部件；以及在所述第一开口中形成第二接触部件，所述第二接触部件将所述第一接触部件电连接另一半导体器件。
[0012]在该方法中，形成所述第二接触部件包括:在所述第一开口的侧壁上形成势垒层，其中，通过所述第一开口中的第一空间仍然会露出所述第一接触部件；利用第三导电材料填充所述第一空间；回蚀所述第三导电材料的一部分，形成由所述第三导电材料的顶面和所述势垒层的侧壁所限定的第二空间；以及在所述第二空间中填充与所述势垒层基本匹配的材料。
[0013]该方法进一步包括:形成至少穿过所述第二介电层的第二开口，从而露出所述栅极明线的顶面；以及在所述第二开口中形成与所述栅极明线电接触的通孔，其中，从上往下看时，所述通孔与所述沟道区域重叠。
[0014]根据本发明的另一方面，提供了一种形成半导体器件的方法，所述方法包括:提供具有第一有源区域和第二有源区域的衬底，所述第一有源区域和所述第二有源区域由无源区域间隔开；在所述第一有源区域和所述第二有源区域上方形成栅极结构；在所述第一有源区域和所述第二有源区域中形成源极/漏极区域，所述源极/漏极区域邻近所述栅极结构；在所述源极/漏极区域上方形成源极/漏极接触件，所述源极/漏极接触件的顶面低于所述栅极结构的顶面；以及在所述源极/漏极接触件上方形成接触件保护层，所述接触件保护层的顶面与所述栅极结构的顶面基本共面。
[0015]在该方法中，形成所述源极/漏极接触件包括:在所述源极/漏极区域上方沉积第一导电材料，所述第一导电材料与所述源极/漏极区域电接触；以及回蚀所述第一导电材料，直到所述第一导电材料的顶面低于所述栅极结构的顶面，保留所述第一导电材料的剩余部分作为所述源极/漏极接触件。
[0016]该方法进一步包括:在所述栅极结构上方和所述接触件保护层上方沉积介电层；以及形成至少穿过所述介电层的栅极通孔，所述栅极通孔与所述栅极结构电接触，其中，从上往下看时，至少一个所述栅极通孔位于所述第一有源区域和所述第二有源区域的一个之中。
[0017]该方法进一步包括:在所述栅极结构上方和所述接触件保护层上方沉积第一介电层；在两个所述栅极结构之间蚀刻穿过所述第一介电层和所述接触件保护层的开口，所述开口露出所述第一有源区域中的第一源极/漏极接触件以及所述第二有源区域中的第二源极/漏极接触件；以及在所述开口中形成接触部件，所述接触部件电连接第一源极/漏极接触件和第二源极/漏极接触件。
[0018]该方法进一步包括:在所述第一介电层上方和所述接触部件上方沉积第二介电层；以及形成至少穿过所述第一介电层和所述第二介电层的栅极通孔，所述栅极通孔与所述栅极结构电接触，其中，从上往下看时，至少一个所述栅极通孔位于所述第一有源区域和所述第二有源区域的一个之中。
[0019]根据本发明的又一方面，提供了一种半导体器件，包括:衬底，具有源极区域、漏极区域以及位于所述源极区域与所述漏极区域之间的沟道区域；栅极结构，位于所述衬底上方并邻近所述沟道区域，其中，所述栅极结构包括栅极堆叠件和至少位于所述栅极堆叠件的侧壁上的间隔件；第一接触部件，位于所述衬底上方并电连接至所述源极区域和所述漏极区域中的至少一个，所述第一接触部件的顶面低于所述栅极结构的顶面；以及第一介电层，位于所述第一接触部件上方，所述第一介电层的顶面与所述栅极结构的顶面基本共面。
[0020]在该半导体器件中，所述第一介电层的厚度大约是所述栅极堆叠件的高度的0.1至0.8倍。
[0021]在该半导体器件中，所述栅极堆叠件沿着所述半导体器件的栅极长度方向具有第一尺寸；所述第一接触部件沿着所述半导体器件的栅极宽度方向具有第二尺寸；以及所述第二尺寸大于所述第一尺寸大约1.6倍。
[0022]在该半导体器件中，所述栅极结构包括位于所述栅极堆叠件上方的栅极明线，所述半导体器件还包括:通孔，形成在所述栅极明线上方并且与所述栅极明线电接触，其中，从上往下看时，所述通孔与所述沟道区域重叠。
[0023]该半导体器件进一步包括:第二源极/漏极区域，位于所述衬底的另一部分中；第二接触部件，形成在所述第二源极/漏极区域上方并且与所述第二源极/漏极区域电连接，所述第二接触部件与所述第一接触部件具有基本相同的高度；以及第三接触部件，与所述第一接触部件和所述第二接触部件直接接触，并且从上往下看时，与所述第一接触部件和所述第二接触部件部分重叠，其中，沿着所述半导体器件的栅极长度方向，所述第三接触部件具有比所述第一接触部件更小的尺寸。
【附图说明】
[0024]当结合附图进行阅读时，通过下面的详细说明能够最好地理解本发明的各个方面。需要强调的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，