半导体器件的制作方法
【技术领域】
[0001]本发明涉及半导体集成电路制作技术领域，具体而言，涉及一种半导体器件的制作方法。
【背景技术】
[0002]在半导体器件微型化、高密度化、高速化、高可靠化和系统集成化等需求的推动下，半导体器件的最小特征关键尺寸一直在不断缩小，导致各种实际的限制和技术挑战开始出现。其中，栅极的形成过程是决定该栅极是否具有高介电常数的重要环节之一。目前，后栅工艺被广泛应用到半导体器件的制作中，下面具体描述采用后栅工艺制作半导体器件的具体步骤:
[0003]如图1至图4所示，首先，在衬底10上依次形成伪栅20和硬掩膜层21，进而形成如图1所示的基体结构；然后，在伪栅20和硬掩膜层21的侧壁上形成依次偏移侧墙壁34和主侧墙层35，进而形成如图2所示的基体结构；接下来，在伪栅20两侧的衬底10中形成源漏极(图中未示出)，并去除主侧墙层35和硬掩膜层21，进而形成如图3所示的基体结构，当然，也可以保留主侧墙层35 ;最后，去除伪栅20形成通孔，并在通孔中形成栅极40，进而形成如图4所示的基体结构。为使附图更简洁，图1至图4所示的基体结构均未绘制剖面线。
[0004]在上述制作方法中，栅极40的填充能力受到越来越大的挑战，尤其是针对栅极40的深宽比大于2的情况，通过在两偏移侧墙壁34之间沉积所形成的栅极40的性能不太可靠，易产生缺陷，此外，在同一条件下形成的多个栅极40的性能也不尽相同，导致同一半导体器件上的不同栅极40缺乏一致性，上述各结果均会导致半导体器件的整体性能不稳定。目前，针对上述问题还没有有效的解决办法。
【发明内容】
[0005]本发明旨在提供一种栅极的性能更好更稳定的半导体器件的制作方法。
[0006]为了实现上述目的，本发明提供了一种半导体器件的制作方法，包括如下步骤:提供衬底；在衬底上形成伪栅；在伪栅的两个侧壁上均形成侧墙；对两个侧墙进行扩口处理；完全去除伪栅；在两个侧墙之间形成栅极。
[0007]进一步地，进行扩口处理的步骤进一步包括:去除两个侧墙中的至少一个侧墙的第一部分，以使两个侧墙之间的部分或全部间隙变大，第一部分的所在位置位于对应的侧墙的背离衬底的一侧。
[0008]进一步地，去除侧墙的第一部分的步骤进一步包括:去除各侧墙的第一部分，两个第一部分的所在位置相对应。
[0009]进一步地，去除侧墙的第一部分的步骤进一步包括:侧墙在第一部分被去除之后形成导向面。
[0010]进一步地，导向面为平面结构。
[0011]进一步地，去除侧墙的第一部分的步骤进一步包括:第一部分的延伸长度大于或等于伪栅的延伸长度。
[0012]进一步地，进行扩口处理的步骤在完全去除伪栅的步骤之前实施。
[0013]进一步地，在形成侧墙之后并且在进行扩口处理之前还包括:去除伪栅的第二部分，伪栅被去除第二部分之后的剩余部分的高度小于侧墙的高度。
[0014]进一步地，各侧墙均包括:层间介质层和侧壁层，侧墙的侧壁层位于该侧墙的层间介质层和伪栅之间，第一部分位于侧壁层上。
[0015]进一步地，形成侧壁层的步骤进一步包括:两个侧壁层相对的表面彼此平行。
[0016]进一步地，各侧壁层均包括:偏移侧墙壁、主侧墙层以及位于偏移侧墙壁和主侧墙层之间的粘附层，侧壁层的偏移侧墙壁位于该侧壁层的主侧墙层和伪栅之间，偏移侧墙壁的高度小于粘附层的高度，第一部分位于粘附层上。
[0017]进一步地，形成栅极之后还包括:对栅极和侧墙进行平坦化。
[0018]进一步地，采用化学机械抛光的方式进行平坦化。
[0019]进一步地，采用干法刻蚀的方式进行扩口处理。
[0020]应用本发明的技术方案，由于在形成栅极之前，对两个侧墙进行扩口处理。至少使两个侧墙的开口部分被扩大，也就是说，两个侧墙至少在远离衬底的位置处的间隙变大，因此，形成栅极的工艺窗口变大，在两个侧墙之间形成栅极时，用于形成栅极的离子会更容易且更均匀地进入两个侧墙之间，从而使形成的栅极的性能更好更稳定，缺陷更少。此外，多个变大之后的工艺窗口在同一条件下形成的多个栅极的性能也基本相同，提高了该多个栅极的一致性。上述结果均会使得半导体器件的整体性能更稳定。由上述分析可知，本发明的半导体器件的制作方法使得半导体器件的整体性能更稳定。
【附图说明】
[0021]构成本申请的第一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中:
[0022]图1示出了现有技术中在衬底上依次形成伪栅和硬掩膜层后基体的剖面结构示意图；
[0023]图2示出了在图1中伪栅和硬掩膜层的侧壁上形成依次偏移侧墙壁和主侧墙层后基体的剖面结构示意图；
[0024]图3示出了在图2中伪栅两侧的衬底中形成源漏极，并去除主侧墙层和硬掩膜层后基体的剖面结构示意图；
[0025]图4示出了去除图3中伪栅形成通孔并在通孔中形成栅极后基体的剖面结构示意图；
[0026]图5示出了根据本发明的半导体器件的制作方法的实施例的的流程示意图；
[0027]图6示出了图5流程示意图中，提供衬底后基体的剖面结构示意图；
[0028]图7示出了在图6中衬底上形成偏移侧墙壁预备层后基体的剖面结构示意图；
[0029]图8示出了在图7中衬底上形成偏移侧墙壁后基体的剖面结构示意图；
[0030]图9示出了在图8中衬底上形成主侧墙层以及粘附层后基体的剖面结构示意图；
[0031]图10示出了在图9中衬底上形成源漏极后基体的剖面结构示意图；
[0032]图11示出了在图10中衬底上形成层间介质层后基体的剖面结构示意图；
[0033]图12示出了在图11中衬底上进行平坦化后基体的剖面结构示意图；
[0034]图13示出了在图12中衬底上去除伪栅的第二部分后基体的剖面结构示意图；
[0035]图14示出了在图13中衬底上去除侧墙的第一部分后基体的剖面结构示意图；
[0036]图15示出了在图14中衬底上完全去除伪栅后基体的剖面结构示意图；
[0037]图16示出了在图15中衬底上形成栅极后基体的剖面结构示意图；
[0038]图17示出了在图16中衬底上进行平坦化后基体的剖面结构示意图；
[0039]图18示出了在图13中衬底上以另一种方式去除侧墙的第一部分后基体的剖面结构示意图。
[0040]其中，上述图中的附图标记如下:
[0041]10、衬底；20、伪栅；21、硬掩膜层；22、第二部分的所在位置；30、侧墙；31、第一部分的所在位置；32、层间介质层；33、侧壁层；34、偏移侧墙壁；35、主侧墙层；36、粘附层；40、栅极；41、偏移侧墙壁预备层；42、源漏极。
【具体实施方式】
[0042]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
[0043]需要注意的是，这里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0044]为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
[0