芯片封装结构、方法和半导体器件与流程

本申请涉及半导体技术领域，具体而言，涉及一种芯片封装结构、方法和半导体器件。

背景技术：

csp(chipscalepackage，芯片级封装)封装，是最新一代的内存芯片封装技术。csp封装可以让芯片面积与封装面积之比超过1：1.14，已经相当接近1：1的理想情况，绝对尺寸也仅有32平方毫米，约为普通的bga(ballgridarray，球栅阵列封装)的1/3。与bga封装相比，同等空间下csp封装可以将存储容量提高三倍。csp封装内存芯片的中心引脚形式有效地缩短了信号的传导距离，其衰减随之减少，芯片的抗干扰、抗噪性能也能得到大幅提升。csp技术是在电子产品的更新换代时提出来的，正是由于csp产品的封装体小、薄，因此它的手持式移动电子设备中迅速获得了应用。

由于半导体器件的性能受到芯片尺寸的影响，比如导通电阻与晶圆背面金属层的厚度呈负相关，与晶圆的厚度呈正相关，而较低的导通电阻可以获得较好的器件性能。因此，如何在csp封装过程中，改善芯片的封装结构尤为重要。

技术实现要素：

本申请实施例的目的在于提供一种芯片封装结构、方法和半导体器件，用以实现改善芯片封装结构。

本申请实施例第一方面提供了一种芯片封装结构，包括：晶圆单元；连接层，形成在所述晶圆单元的背面；封装体，形成于所述晶圆单元的背面。

于一实施例中，所述封装体覆盖于所述连接层上，所述封装体的厚度配合于所述晶圆单元的厚度和所述连接层的厚度。

于一实施例中，所述封装体包围在所述连接层周围，并露出所述连接层的背面。

于一实施例中，所述晶圆单元的厚度范围为40μm至60μm。

于一实施例中，所述连接层的厚度范围为40μm至80μm。

于一实施例中，还包括：环氧涂层，形成于所述连接层的背面。

本申请实施例第二方面提供了一种芯片封装方法，包括：在晶圆层的正面贴上保护层，所述晶圆包括多个晶圆单元；对所述晶圆层进行背面研磨处理；在所述晶圆层的背面设置导电材料，以使每个所述晶圆单元获得背面连接层；在每个所述晶圆单元的背面周围形成封装体，得到晶圆封装结构；对所述晶圆封装结构进行划片处理，获得多个芯片。

于一实施例中，所述在所述晶圆层的背面设置导电材料，以使每个所述晶圆单元获得背面连接层，包括：在所述晶圆层的背面，每相邻两个所述晶圆单元之间分别设置光刻胶点；分别在相邻两个所述光刻胶点之间涂覆所述导电材料，形成每个所述晶圆单元的所述连接层，其中所述光刻胶点将相邻两个所述连接层隔离开。

于一实施例中，所述在每个所述晶圆单元的背面周围形成封装体，得到晶圆封装结构包括：去除全部的所述光刻胶点，并在所述晶圆的背面覆盖绝缘材料，形成所述封装体，所述封装体覆盖所述连接层，并将相邻两个所述连接层隔离开。

于一实施例中，所述在每个所述晶圆单元的背面周围形成封装体，得到晶圆封装结构，包括：去除全部的所述光刻胶点，露出相邻两个所述连接层之间的间隙；在每个所述间隙中涂覆绝缘材料，形成所述封装体，所述封装体包围在所述连接层周围，露出所述连接层的背面，并将相邻两个所述连接层隔离开。

于一实施例中，在所述对所述晶圆层进行划片处理，获得多个芯片之前，还包括：在每个所述连接层的背面涂覆环氧树脂材料，形成环氧涂层。

于一实施例中，所述晶圆层还包括：多个金属凸点，形成于所述晶圆层的电极引出面。

本申请实施例第三方面提供了一种半导体器件，包括：多个如本申请实施例第一方面所述的芯片封装结构。

本申请提供的芯片封装结构、方法和半导体器件，通过在晶圆单元的背面设置封装体，可以将晶圆单元的背面与外界进行电气隔离。并且，可以通过在晶圆的背面连接层上覆盖封装体，并将封装体的厚度与晶圆单元厚度和连接层厚度进行配合，一方面背面连接层可以降低芯片的导通电阻，保证芯片的性能，另一方面可以根据晶圆单元厚度和连接层的厚度将绝缘层的厚度调整到合适范围，扩大晶圆封装的适用范围；也可以使得封装体包围在连接层周围，并露出所述连接层的背面，连接层的背面可以用于后续器件的连接，连接层的厚度可以与晶圆单元的厚度配合，同时封装体可以保护连接层和晶圆单元，实现了在保证芯片的性能的条件下，降低芯片的导通电阻。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1a为本申请一实施例的半导体器件的示意图；

图1b为本申请一实施例的芯片封装结构的结构示意图；

图2为本申请一实施例的芯片封装方法的工艺流程示意图；

图3a为本申请一实施例的晶圆层的结构示意图；

图3b至图8为本申请一实施例的晶圆封装方法的工艺结构示意图；

图9a为本申请一实施例的芯片封装结构的结构示意图；

图9b为本申请一实施例的芯片封装方法的工艺流程示意图；图10至图18为本申请一实施例的芯片封装方法的工艺结构示意图。

附图标记：

1-半导体器件，10-芯片，20-封装结构，201-晶圆单元，202-连接层，203-封装体，204-环氧涂层，301-晶圆层，302-金属凸点，303-隔离层，304-保护层，305-光刻胶点，306-间隙，307-切割点。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

请参看图1a，其为本申请一实施例的半导体器件1的示意图，本实施例的半导体器件1可以包括：多个芯片10，各个芯片10之间电性连接。半导体器件1可以作为功率器件应用于电路中，比如可以应用于开关电路或放大电路中。

请参看图1b，其为本申请一实施例的芯片封装结构20的示意图，该芯片封装结构20可以应用到如图1a所示的半导体器件1中，该芯片封装结构20从上到下依次包括：晶圆单元201、连接层202和封装体203。该封装结构可以适用于从晶圆单元201正面引出电极的场景。其中：

晶圆单元201，其厚度依据实际的场景参数设定，晶圆单元201从正面引出电极，以便于晶圆单元201与外界进行电性连接。

连接层202，形成在晶圆单元201的背面，连接层202可以是金属层，可以采用光刻工艺在晶圆单元201背面形成该金属层。

封装体203，覆盖于连接层202上，封装体203的厚度配合于晶圆单元201的厚度和连接层202的厚度。封装体203的厚度可以调配，根据晶圆单元201的厚度和连接层202的厚度，以及半导体器件1实际需要的最终预设厚度，来调整封装体203的厚度。比如，当晶圆单元201厚度加上连接层202厚度小于预设厚度时，可以藉由封装体203的厚度进行补偿，以使芯片封装结构20的最终厚度达到预设厚度。如此，适当增加背面连接层202厚度可以降低晶圆单元201的导通电阻，保证半导体器件1的性能，而且藉由封装体203的厚度补偿芯片封装结构20的最终厚度，可以扩大封装结构的适用范围。另一方面，封装体203可以用来保护晶圆单元201，可以防止芯片10翘曲，并且可以将晶圆单元201的背面电极与外界隔离，防止干扰。

于一实施例中，晶圆单元201的厚度范围可以设置为40μm至60μm，以使晶圆单元201具备更低的导通电阻。

于一实施例中，连接层202的厚度范围为40μm至80μm，连接层202的厚度可以配合与晶圆单元201的需求，比如晶圆单元201的厚度可以是41.66μm，相应的连接层202厚度可以为46.21μm。由于芯片1070的导通电阻与连接层202的厚度呈负相关，因此，在工程允许的范围内，尽量大的厚度范围，不仅可以有助于降低导通电阻，而且可以扩大封装结构的适用范围。

上述芯片封装结构20，通过在晶圆单元201的背面连接层202上覆盖封装体203，并将封装体203的厚度与晶圆单元201的厚度和连接层202厚度进行配合，一方面背面连接层202可以降低芯片10的导通电阻，保证芯片10的性能，另一方面可以根据晶圆单元201厚度和连接层202的厚度将封装体203的厚度调整到合适范围，扩大晶片封装的适用范围。

请参看图2，其为本申请一实施例的芯片封装方法的流程图，该方法可用作加工图1b所示的封装结构的工艺方法，包括如下步骤：

步骤201：在晶圆层301的正面贴上保护层304，晶圆层301包括多个晶圆单元201。

在本步骤中，如图3a所示，一片晶圆层301中可以包括多个晶圆单元201(图3a中仅示出部分晶圆单元201)，每个晶圆单元201可以具有相同的结构。

于一实施例中，如图3a所示，晶圆层301可以从正面引出电极，比如通过多个金属凸点302，从晶圆层301的正面引出多个晶圆单元201的电极，每个金属凸点302对应一个晶圆单元201的电极，以便于多个晶圆单元201与外界进行电性连接。

于一实施例中，金属凸点302的参数可以为：厚度为5μm的铜、厚度为3μm的镍和厚度为3μm的锡化银中的一种或多种组合。

于一实施例中，相邻两个金属凸点302之间形成有隔离层303，每个金属凸点302可以引出至少一个电极，电极与电极之间需要进行电性隔离，因此可以在相邻两个金属凸点302之间设置绝缘材料层，以形成隔离层303，避免相邻的电极产生电性干扰。

于一实施例中，隔离层303的厚度可以为7μm。

如图3b所示，为了保护晶圆层301正面的电路，在背面研磨前，首先在晶圆层301正面电路区域贴上保护层304，保护层304可以是保护胶。

步骤202：对晶圆层301进行背面研磨处理。

在本步骤中，贴了保护层304的晶圆层301，经过背面研磨工艺进行减薄处理，背面研磨工艺要保证晶圆层301厚度在需求的目标厚度范围40μm至60μm内，比如，研磨后得到的晶圆层301厚度可以是41.66μm，如图4所示。

步骤203：在晶圆层301的背面，每相邻两个晶圆单元201之间分别设置光刻胶点305。

在本步骤中，晶圆层301经过背面研磨后，可以通过光刻工艺在晶圆层301的背面设置导电材料，以使每个晶圆单元201获得背面连接层202。如图5所示，以晶圆层301的局部为例，其中包含11个晶圆单元201，可以首先晶圆层301背面每相邻两个晶圆单元201之间分别设置光刻胶点305，共12个光刻胶点305。

步骤204：分别在相邻两个光刻胶点305之间涂覆导电材料，形成每个晶圆单元201的连接层202，其中光刻胶点305将相邻两个连接层202隔离开。

在本步骤中，如图6所示，导电材料可以是金或者金银合金等金属材料，连接层202的厚度范围可以为40μm至80μm，连接层202的厚度要小于光刻胶点305的厚度，以保证光刻胶点305可以将相邻两个连接层202隔离开。

步骤205：去除全部的光刻胶点305，并在晶圆层301的背面覆盖绝缘材料，形成封装体203，封装体203覆盖连接层202，并将相邻两个连接层202隔离开，得到晶圆封装结构。

在本步骤中，将步骤203中的光刻胶点305全部移除，相邻两个连接层202之间会出现缝隙，然后在晶圆层301的背面覆盖绝缘材料，在每个晶圆单元201的连接层202上形成封装体203。如图7所示，封装体203会填充该缝隙，以将相邻两个连接层202之间绝缘。封装体203的厚度可以根据晶圆层301的厚度和连接层202的厚度，以及实际工程中半导体器件1所需求的最终预设厚度来调整，当晶圆层301厚度加上连接层202厚度小于预设厚度时，可以藉由封装体203的厚度进行补偿，以使封装结构10的整体厚度最终厚度达到预设厚度。封装体203可以保护晶圆，不仅可以隔离背面电极，还可以阻止晶圆翘曲，增加晶圆耐磨性。

于一实施例中，可以采用环氧树脂粘结法在晶圆层301的背面覆盖绝缘材料，形成上述封装体203，以增强后续焊接工艺中的附着力，并且可以节省成本。

步骤206：对晶圆封装结构进行元胞切割处理，分离出多个芯片10。

在本步骤中，切割前可以先将晶圆封装结构贴在胶片上，以保证切割后单个芯片10不会散落。如图8所示，以上述相邻两个连接层202之间的缝隙为切割点307，分别对晶圆封装结构进切割处理，使得每个晶圆单元201获得一个芯片10，最终切割出多个芯片10，该芯片10具有如图1b所示的芯片封装结构20，可以应用于如图1a所示的半导体器件1中。

上述芯片封装方法，可以在保证芯片10性能的条件下，移除更多的晶圆层301基材，进而降低芯片10的导通电阻，便于切割，扩大了适用范围。

请参看图9a，其为本申请一实施例的芯片封装结构20的示意图，该封装结构20可以应用到如图1a所示的半导体器件1中，以使如图1a中所示的任一个芯片10具备该封装结构20。芯片封装结构20主要包括：晶圆单元201、连接层202和封装体203。其中：

晶圆单元201，其厚度依据实际的场景参数设定，晶圆单元201可以从正面和/或其背面引出电极，以便于晶圆单元201与外界进行电性连接。

连接层202，形成在晶圆单元201的背面，连接层202可以是金属层，可以采用光刻工艺在晶圆单元201背面形成该金属层，该金属层可用于引出芯片10的背面电极。连接层202的厚度可以与晶圆单元201的厚度配合，以降低芯片10的导通电阻。比如导通电阻与晶圆单元201的厚度呈正相关，且与金属连接层202的厚度呈负相关，则可以在尽可能的降低晶圆单元201厚度的条件下，适当增加金属连接层202的厚度，已达到降低芯片10导通电阻的效果。

封装体203，形成于晶圆单元201的背面，封装体203包围在连接层202周围，并露出连接层202的背面，以使连接层202可以从背面引出芯片10电极。封装体203可以保护连接层202和晶圆单元201，防止芯片10翘曲，并且可以将金属连接层202的侧边与外界电性隔离，减少干扰。

于一实施例中，晶圆单元201的厚度范围为40μm至60μm，以使晶圆单元201具备更低的导通电阻。

于一实施例中，连接层202的厚度范围为40μm至80μm，连接层202的厚度可以配合与晶圆单元201的需求，比如晶圆单元201的厚度可以是41.66μm，相应的连接层202厚度可以为46.21μm。

于一实施例中，封装结构20还包括：环氧涂层204，形成于连接层202的背面，该环氧涂层204的材质可以是环氧树脂材料，不仅可以保护金属连接层202，而且使得连接层202背面便于点胶，进而有利于芯片10后续组装工艺。

上述芯片封装结构20，通过在晶圆单元201的背面连接层202的侧边设置封装体203，使得封装体203包围在连接层202周围，并露出连接层202的背面，连接层202的背面可以用于引出芯片10的背面电极，连接层202的厚度可以与晶圆单元201的厚度配合，同时封装体203可以保护连接层202和晶圆单元201，防止翘曲，并且在连接层202背面形成环氧涂层204，以便于点胶。实现了在保证芯片10的性能的条件下，降低芯片10的导通电阻，扩大芯片封装结构20的适用范围。

请参看图9b，其为本申请一实施例的芯片封装方法的流程图，该方法可用作加工图9a所示的封装结构20的工艺方法，包括如下步骤：

步骤901：在晶圆层301的正面贴上保护层304，晶圆包括多个晶圆单元201。

在本步骤中，如图10所示，一片晶圆层301中可以包括多个晶圆单元201(图10中仅示出部分晶圆单元201)，每个晶圆单元201可以具有相同的结构。

于一实施例中，如图10所示，晶圆层301可以从正面和/或其背面引出电极，比如通过多个金属凸点302，从晶圆层301的正面引出多个晶片单元的正面电极，每个金属凸点302对应一个晶圆单元201的电极，以便于多个晶圆单元201与外界进行电性连接。

于一实施例中，金属凸点302的参数可以为：厚度为5μm的铜、厚度为3μm的镍和厚度为3μm的锡化银中的一种或多种组合。

于一实施例中，相邻两个金属凸点302之间形成有隔离层303，每个金属凸点302可以引出至少一个电极，电极与电极之间需要进行电性隔离，因此可以在相邻两个金属凸点302之间设置绝缘材料层，以形成隔离层303，避免相邻的电极产生电性干扰。

如图11所示，在背面研磨前，首先在晶圆层301正面电路区域贴上保护层304，保护层304可以是保护胶。可以在后续的工艺中有效保护晶圆层301的正面电路不受损害。

步骤902：对晶圆层301进行背面研磨处理。

在本步骤中，贴了保护的晶圆层301，经过背面研磨工艺进行减薄处理，背面研磨工艺要保证晶圆层301厚度在需求的目标厚度范围40μm至60μm内，比如，研磨后得到的晶圆层301厚度可以是41.66μm，如图12所示。

步骤903：在晶圆层301的背面，每相邻两个晶圆单元201之间分别设置光刻胶点305。

在本步骤中，如图13所示，以晶圆层301的局部为例，其中包含11个晶圆单元201，可以首先晶圆层301背面每相邻两个晶圆单元201之间分别设置光刻胶点305，共获得12个光刻胶点305。

步骤904：分别在相邻两个光刻胶点305之间涂覆导电材料，形成每个晶圆单元201的连接层202，其中光刻胶点305将相邻两个连接层202隔离开。

在本步骤中，如图14所示，导电材料可以是金或者金银合金等金属材料，连接层202的厚度范围可以为40μm至80μm，连接层202的厚度要小于光刻胶点305的厚度，以保证光刻胶点305可以将相邻两个连接层202隔离开。步骤903至步骤904中，在晶圆层301经过背面研磨后，通过光刻工艺在晶圆层301的背面设置导电材料，以使每个晶圆单元201获得背面连接层202。

步骤905：去除全部的光刻胶点305，露出相邻两个连接层202之间的间隙306。

在本步骤中，如图15所示，将步骤903中的光刻胶点305全部移除，相邻两个连接层202之间会露出间隙306。

步骤906：在每个间隙306中涂覆绝缘材料，形成封装体203，封装体203包围在连接层202周围，并将相邻两个连接层202隔离开，得到晶圆封装结构。

在本步骤中，在晶圆层301的背面的间隙306内覆盖绝缘材料，以在每个晶圆单元201的背面周围形成封装体203，封装体203包围在连接层202周围，并露出连接层202的背面。如图16所示，绝缘材料填充间隙306后，形成封装体203，封装体203将相邻两个连接层202进行电性隔离。

于一实施例中，该方法还可以包括：

步骤907：在每个连接层202的背面涂覆环氧树脂材料，形成环氧涂层204。

在本步骤中，如图17所示，可以采用环氧树脂粘结法在晶圆层301的背面覆盖环氧树脂材料，形成上述环氧涂层204，以增强后续焊接工艺中的附着力，便于点胶，并且可以节省成本。

步骤908：对晶圆封装结构进行划片处理，获得多个芯片10。

在本步骤中，切割前可以先将晶圆封装结构贴在胶片上，以保证切割后单个芯片10不会散落。如图18所示，以上述相邻两个连接层202之间的间隙306为切割点307，分别对晶圆封装结构进划片切割处理，使得每个晶圆单元201获得一个芯片10，最终切割出多个芯片10，该芯片10具有如图9a所示的芯片封装结构20，可以应用于如图1a所示的半导体器件11中。

上述芯片10封装方法，可以在保证芯片10性能的条件下，降低芯片10的导通电阻，便于切割，扩大了适用范围。

以上仅为本申请的优选实施例而已，并不用于限制本申请。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。