具有微凸块的半导体器件及其测试方法与流程

相关申请的交叉引用

本申请要求于2020年1月29日提交的申请号为10-2020-0010441的韩国专利申请的优先权，其全部内容通过引用合并于此。

本公开的各种实施例涉及半导体设计技术，并且更具体地，涉及被配置为测试微凸块的连接性(connectivity)的半导体器件。

背景技术：

随着半导体技术的飞速发展，要求诸如封装件之类的半导体集成器件具有更高的集成度和性能。为此，当前的技术正在远离在其中半导体芯片通过使用导线或凸块而被布置在印刷电路板(pcb)之上的一个平面上的二维结构。取而代之的是，出现了与其中多个半导体芯片被垂直层叠的三维结构有关的新的多样化技术。

三维结构可以通过其中多个半导体芯片被垂直层叠的层叠式半导体器件来实现。沿垂直方向层叠的半导体芯片通过穿通电极(例如，穿通硅通孔，tsv)彼此电连接，并且被安装在半导体封装衬底上。

对于层叠式半导体器件，可以设置多个微凸块以促进层叠的半导体芯片之间的物理接触。由于各种信号经由穿通电极tsv和微凸块在层叠的半导体芯片之间传送，因此需要进行测试以判断它们是否被正常连接。

技术实现要素：

本公开的实施例针对能够评估/验证用于测试操作的凸块以及用于正常操作的凸块的连接性的半导体器件以及包括该半导体器件的半导体系统。

根据本公开的实施例，一种半导体器件包括：多个第一微凸块，其适用于传送正常信号；多个第二微凸块，其适用于传送测试信号；以及测试电路，其包括分别对应于第一微凸块和第二微凸块的多个扫描单元。该测试电路适用于将储存在相应的扫描单元中的信号施加到第一微凸块和第二微凸块，将所施加的信号从第一微凸块和第二微凸块反馈到相应的扫描单元，以及将储存在多个扫描单元中的信号按顺序输出到测试输出焊盘。

根据本公开的实施例，一种半导体器件包括：多个第一微凸块，其适用于传送正常信号；多个第二微凸块，其适用于传送测试信号；多个第一测试电路，其分别耦接至正常凸块；第二测试电路，其耦接至多个第二微凸块之中的至少一个测试输入凸块；以及第三测试电路，其适用于耦接至多个第二微凸块之中的测试输出凸块。第一测试电路至第三测试电路包括分别耦接至第一微凸块和第二微凸块的多个扫描单元，并且所述多个扫描单元按照第三测试电路、然后第二测试电路以及然后第一测试电路的顺序形成串行扫描链。

根据本公开的实施例，一种用于测试半导体器件的方法，在所述半导体器件中形成有多个正常微凸块、多个测试微凸块以及多个扫描单元，所述多个扫描单元分别对应于多个正常微凸块和多个测试微凸块，并形成串行扫描链，所述方法包括：经由串行扫描链将从其上形成有多个焊盘的探测区域传送的信号按顺序储存到多个扫描单元中；将储存在相应的扫描单元中的信号施加到设置在凸块区域上的对应的微凸块；将所施加的信号从微凸块反馈到相应的扫描单元；以及经由串行扫描链将储存在多个扫描单元中的信号按顺序输出到探测区域的多个焊盘。

通过以下结合附图的详细描述，本公开的这些特征和其他特征以及优点对于本领域技术人员将变得显而易见。

附图说明

图1是示出根据本公开的各种实施例的半导体系统的截面图。

图2是示出图1所示的层叠式半导体器件的透视图。

图3是用于描述设置在图2所示的基底逻辑裸片上的凸块的平面图。

图4是示出根据本公开的第一实施例的半导体器件的电路图。

图5是用于说明从图4所示的模式控制电路产生的信号的时序图。

图6是描述针对凸块的连接性测试操作的概念图。

图7a和图7b是用于描述图4所示的半导体器件的封装级测试操作的示图。

图8a至图8c是用于描述图4所示的半导体器件的晶片级测试操作的示图。

图9是示出根据本公开的第二实施例的半导体器件的电路图。

图10是用于描述图9所示的半导体器件的封装级测试操作的示图。

图11a至图11d是用于描述图9所示的半导体器件的晶片级测试操作的示图。

具体实施方式

下面将参考附图更详细地描述本教导的各个实施例。然而，本教导明可以以不同的形式来实现，并且不应被解释为限于本文中所阐述的实施例。相反，提供这些实施例以使得本公开将向本领域技术人员充分传达本教导的范围。贯穿本公开，相同的附图标记指代遍及本教导的各个附图和实施例的相同的部分。

要注意，对“一个实施例”、“另一实施例”等的引用不一定意指仅一个实施例，并且对任何这样的短语的不同引用不一定针对同一实施例。

将理解，尽管术语“第一”、“第二”、第三”等在本文中可以用于描述各种元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与另一个元件区分开。因此，在不脱离本教导的精神和范围的情况下，以下描述的第一元件也可以被称为第二元件或第三元件。

还将理解的是，当在本说明书中使用时，术语“包括”、“包括有”、“包含”和“包含有”指明存在所述元件，并且不排除一个或更多个其他元件的存在或增加。如本文中所使用的，术语“和/或”包括一个或更多个相关联的所列项的任何组合和所有组合。

如本文中所使用的，除非上下文另外明确指出，否则单数形式也可以包括复数形式，并且反之亦然。除非另外说明或者从上下文可以清楚地理解为单数形式，否则在本申请和所附权利要求中使用的数量词“一”和“一个”通常应被解释为意指“一个或更多个”。

在下文中，将描述包括层叠式半导体器件的半导体系统。根据本教导的实施例的半导体系统可以以系统级封装(system-in-package)、多芯片封装或片上系统的形式实现，并且还可以以层叠式封装(package-on-package)的形式来实现。

图1是示出根据本教导的各种实施例的半导体系统100的截面图。

参考图1，半导体系统100可以包括半导体器件110、控制器120、插入件(interposer)130和封装衬底140。

插入件130可以安装在封装衬底140上。

半导体器件110和控制器120可以被安装到插入件130上。

由于控制器120通常被包括在各种处理器(诸如中央处理单元(cpu)、图形处理单元(gpu)和应用程序处理器(ap))中，因此控制器120也可以称为如图1所标示的处理器。

层叠式半导体器件110的物理区域(phy)1142可以经由插入件130耦接到控制器120的物理区域(phy)122。可以在物理区域1142和122中的每一个中设置用于用于层叠式半导体器件110与控制器120之间的通信的接口电路。

层叠式半导体器件110可以形成高带宽存储器(hbm)。hbm可以具有高带宽，该高带宽对应于通过在垂直方向上层叠多个裸片(即，半导体芯片)并经由穿通电极tsv将它们电连接而带来的数量增加的i/o单元。

多个裸片可以包括基底逻辑裸片114和多个核心裸片112。核心裸片112可以顺序地层叠在基底逻辑裸片114上，并且经由穿通电极tsv彼此耦接。虽然图1示出层叠了四个核心裸片112，即第一核心裸片112_0至第四核心裸片112_3，但本教导的概念和精神不限于此，并且层叠的核心裸片的数量可以根据半导体器件的设计而变化。

每个核心裸片112可以用存储芯片来实现。每个核心裸片112可以包括用于储存数据的多个存储单元和用于支持对存储单元的核心操作的电路。基底逻辑裸片114可以用作核心裸片112与控制器120之间的接口，从而可以执行半导体系统100内的各种功能，诸如存储器管理功能(例如，用于存储单元的刷新管理功能和电源管理功能)以及在核心裸片112与控制器120之间的时序调整功能。

另外，基底逻辑裸片114可以包括物理区域1142和直接访问(da)区域1146。在物理区域1142中，可以设置用于与控制器120通信的接口电路。在直接访问区域1146中，可以设置用于直接测试层叠式半导体器件110的接口电路。基底逻辑裸片114也称为缓冲裸片。

图2是图1所示的层叠式半导体器件110的立体图。

参考图2，第一核心裸片112_0至第四核心裸片112_3中的每个可以包括一个或更多个通道。在图2的示例中，由于一个核心裸片包括两个通道，因此层叠式半导体器件110可以具有第一通道ch0至第八通道ch7。例如，第一核心裸片112_0可以包括与第一通道ch0和第三通道ch2相对应的存储区域，并且第二核心裸片112_1可以包括与第二通道ch1和第四通道ch3相对应的存储区域。第三核心裸片112_2可以包括与第五通道ch4和第七通道ch6相对应的存储区域，并且第四核心裸片112_3可以包括与第六通道ch5和第八通道ch7相对应的存储区域。

例如，第一存储体至第八存储体可以对应于每个通道。此外，穿过第一核心裸片112_0至第四核心裸片112_3的多个穿通电极tsv可以分别与第一通道ch0至第八通道ch7相对应地设置。当每个通道具有128比特位的带宽时(即，每个裸片具有两个128比特位的通道)，可以将穿通电极tsv和对应的i/o单元配置为传送1024比特位的数据。每个通道可以与标准ddr接口类似，但是可以是完全独立的，并且因此一个层叠式半导体器件内的每个通道、甚至一个裸片内的每个通道可以在不同的频率和/或不同的时序下操作。

基底逻辑裸片114可以与控制器120(参见图1)通信。例如，基底逻辑裸片114可以从控制器120接收命令、地址和数据，并且将接收到的命令、地址和数据提供给第一核心裸片112_0至第四核心裸片112_3。

物理区域(phy)1142、tsv区域(tsva)1144和直接访问(da)区域1146可以设置在基底逻辑裸片114中。物理区域(phy)1142可以是与图1中所示的物理区域(phy)1142相同的部分，并且直接访问(da)区域1146可以是与图1中所示的直接访问(da)区域1146相同的部分。

物理区域1142可以设置有用于与控制器120交互(interface)的i/o电路。物理区域1142可以设置在基底逻辑裸片114的与控制器120相邻的第一边缘区域中。直接访问区域1146可以设置有用于直接与外部测试设备(未示出)交互的i/o电路。直接访问区域1146可以设置在基底逻辑裸片114的与外部测试设备相邻的第二边缘区域中。第二边缘区域可以设置在与第一边缘区域相对的方向上。tsv区域1144可以是用于与穿过第一核心裸片112_0至第四核心裸片112_3的穿通电极tsv交互的区域。tsv区域1144可以设置在物理区域1142与直接访问区域1146之间，即，tsv区域1144可以设置在基底逻辑裸片114的中央区域。

物理区域1142可以将从控制器120接收的信号传送到tsv区域1144。直接访问区域1146可以将从外部测试设备接收的测试信号传送到tsv区域1144。tsv区域1144可以对从物理区域1142接收的信号或从直接访问区域1146接收的测试信号执行预定的信号处理操作(例如缓冲操作)，以将被缓冲的信号经由穿通电极tsv传送到第一核心裸片112_0至第四核心裸片112_3。

图3是用于描述设置在图2所示的基底逻辑裸片114上的凸块的平面图。

参考图3，物理区域1142、tsv区域1144和直接访问区域1146可以设置在基底逻辑裸片114中。

在物理区域1142中，可以设置用于与第一核心裸片112_0至第四核心裸片112_3的第一通道ch0至第八通道ch7交互的通道接口区域if_ch0至if_ch7和用于与直接访问区域1146交互的中间物理区域mid_phy。在通道接口区域if_ch0至if_ch7中，可以形成多个phy凸块pb_n以与控制器120交互。在中间物理区域mid_phy中，可以形成多个phy凸块pb_t以与直接访问区域1146交互。

在tsv区域1144中，可以形成多个tsv凸块tb以与穿通电极tsv交互。

在直接访问区域1146中，可以设置da凸块区域1146b和da探测区域(daprobingarea)1146p。在da凸块区域1146b中，可以在直接访问区域1146上形成多个da凸块dab，其用于经由插入件130与外部测试设备交互，以测试层叠式半导体器件110。在da探测区域1146p中，可以在直接访问区域1146上形成多个da焊盘dap，其用于在不经由插入件130的情况下与外部测试设备交互，以测试层叠式半导体器件110。即，外部测试设备可以使用da凸块dab或da焊盘dap来直接访问层叠式半导体器件110。可以提供da凸块dab来测试封装级的层叠式半导体器件110，并且可以提供da焊盘dap来测试晶片级的层叠式半导体器件110。作为参考，晶片级测试操作可以包括对由基底逻辑裸片114和核心裸片112组成的层叠式半导体器件110的测试操作，而封装级测试操作可以包括对安装在插入件130上的控制器和层叠式半导体器件110的测试操作。phy凸块pb和da凸块db可以由微凸块形成，并且da焊盘dap可以由大于微凸块的焊盘形成。例如，da焊盘dap的物理尺寸可以比phy凸块pb和da凸块db相对更大，但是数量上更少。

另外，系统供应商可能需要不通过控制器120就直接将数据输入到核心裸片的模式，以便仅评估相应的核心裸片112_0至112_3的存储区域的特性。简而言之，可以通过进入直接访问(da)模式来执行测试操作，以测试与每个通道相对应的存储区域中的存储单元。在da模式下，测试信号可以被施加到直接访问区域1146的da凸块dab或da焊盘dap，然后可以将测试信号从直接访问区域1146传送到物理区域1142，特别地传送到中间物理区域mid_phy。最后，可以通过tsv区域1144的tsv凸块tb和穿通电极tsv将测试信号从中间物理区域mid_phy的接口电路传送到相应的核心裸片112_0至112_3。

在下文中，可以将通道接口区域if_ch0至if_ch7中的phy凸块pb_n定义为用于正常操作的凸块(被称为“正常凸块”)，并且可以将中间物理区域mid_phy中的phy凸块pb_t和直接访问区域1146中的da凸块dab定义为用于测试操作的凸块(称为“测试凸块”)。正常操作可以包括读取操作、写入操作等。

因为测试凸块pb_t和dab的物理尺寸非常小，并且测试凸块pb_t和dab的数量非常大，即大约1000个或更多个，所以实际上难以通过使用测试凸块pb_t和dab来测试层叠式半导体器件110。当层叠式半导体器件110以系统级封装(sip)的形式与控制器120通信时，通过使用正常凸块pb_n来测试层叠式半导体器件110甚至更加困难。由于这个原因，可以通过使用物理尺寸比测试凸块pb_t和dab以及正常凸块pb_n相对更大并且数量比测试凸块pb_t和dab以及正常凸块pb_n相对更少的da焊盘dap来测试层叠式半导体器件110。

另外，层叠式半导体器件110当前通过使用根据针对嵌入式核心测试的ieee1500标准的测试电路(例如，边界扫描测试电路)来测试正常凸块pb_n的连接性和速度特性。此时，可以通过测试凸块pb_t和dab来输入用于封装级测试操作的控制信号，而可以通过da焊盘dap来输入用于晶片级测试操作处的测试的控制信号。

图4是示出根据本教导的第一实施例的半导体器件10的电路图。图5是用于说明从图4所示的模式控制电路18cd产生的信号的时序图。

参考图4，可以在半导体器件10中设置多个第一微凸块n_bump和多个第二微凸块t_bump。第一微凸块n_bump可以对应于图3的正常凸块pb_n，并且可以传送用于正常操作的信号(被称为“正常信号”)，诸如命令/地址ca和输入/输出(i/o)数据dq0至dqn。第二微凸块t_bump可以对应于图3的测试凸块pb_t，并且可以传送用于测试操作的信号(被称为“测试信号”)，诸如串行输入信号wsi、测试控制信号wsc和串行输出信号wso。串行输入信号wsi、测试控制信号wsc和串行输出信号wso可以是用在针对嵌入式核心测试的ieee1500标准中的信号。测试控制信号wsc可以由多比特位组成。(参见针对基于嵌入式核心的集成电路的1500ieee标准可测试性方法、ieee计算机协会的测试技术的技术委员会，其全部内容通过引用并入本文中)。虽然图4示出了接收测试控制信号wsc的一个凸块，但是可以设置多个凸块来接收多比特位的测试控制信号wsc。串行输入信号wsi和测试控制信号wsc专用于输入，而串行输出信号wso专用于输出。

半导体器件10可以包括多个测试电路12_1至12_m和18。测试电路12_1至12_m和18可以包括多个驱动电路12_1至12_m和测试控制电路18。驱动电路12_1至12_m可以被分配给第一微凸块n_bump中的每个，并且测试控制电路18可以被分配给第二微凸块t_bump。

根据模式信号da_en，测试控制电路18可以通过第二微凸块t_bump传送测试信号wsi、wsc和wso，或者通过da焊盘dap或da凸块dab传送信号。模式信号da_en可以被激活以经由da焊盘dap或da凸块dab从直接访问区域(图3的1146)传送信号。在晶片级测试操作期间经由da焊盘dap传送信号，而在封装级测试操作期间经由da凸块dab传送信号。在下文中，da焊盘dap或da凸块dab被称为da凸块/焊盘dab/dap。

测试控制电路18可以包括输入电路18a和18e、输入复用器(inputmultiplexer)18b和18f、模式控制电路18cd、输出解复用器(outputdemultiplexer)18g和输出电路18h。输入电路18a和18e可以用接收器或输入缓冲器来实现，而输出电路18h可以用发送器或输出驱动器来实现。然而，本教导不限于此，并且输入电路18a和18e以及输出电路18h可以以各种形式的输入/输出电路来实现。

输入电路18a和18e可以经由第二微凸块t_bump接收测试信号wsi和wsc，以分别将接收到的信号传送到输入复用器18b和18f。根据模式信号da_en，输入复用器18b和18f可以选择从输入电路18a和18e传送来的测试信号wsi和wsc，或者经由da凸块/焊盘dab/dap传送来的信号。当模式信号da_en被激活时，输入复用器18b可以选择经由da凸块/焊盘dab/dap传送来的信号，并且将选中的信号s1输出到模式控制电路18cd。当模式信号da_en被激活时，输入复用器18f可以选择经由da凸块/焊盘dab/dap传送来的信号，并且将串行输入信号iwsi输出到驱动电路12_1至12_m之中的处于第一级的驱动电路(即，12_1)。

模式控制电路18cd可以对来自输入复用器18b的选中的信号s1进行解码，并生成捕获信号(capturesignal)cap、移位信号sh和移位时钟sclk。模式控制电路18cd可以包括解码器18c和时钟发生器18d。解码器18c可以对选中的信号s1进行解码以生成捕获信号cap、移位信号sh和源时钟(sourceclock)wrck。时钟发生器18d可以基于捕获信号cap、移位信号sh和源时钟wrck来产生移位时钟sclk。时钟发生器18d可以包括或(or)门18d1和与(and)门18d2，该或门18d1对捕获信号cap和移位信号sh执行逻辑或运算以输出中间信号sh_cap，该与门18d2对中间信号sh_cap和源时钟wrck执行逻辑与运算以输出移位时钟sclk。参考图5，解码器18c可以产生被激活源时钟wrck的一个周期的捕获信号cap以及同步于捕获信号cap的去激活而在特定间隔期间被激活的移位信号sh。时钟发生器18d可以产生在捕获信号cap或移位信号sh被激活时被激活的中间信号sh_cap，以在中间信号sh_cap的激活区段期间输出源时钟wrck作为移位时钟sclk。

根据模式信号da_en，输出解复用器18g可以选择性地输出从驱动电路12_1至12_m之中的处于最后一级的驱动电路12_m输出的信号。当模式信号da_en被激活时，输出解复用器18g可以将来自驱动电路12_m的信号输出到da凸块/焊盘dab/dap。输出电路18h可以将来自输出解复用器18g的信号作为串行输出信号wso输出至第二微凸块t_bump。

根据第一控制信号da_entx，驱动电路12_1至12_m可以经由第一微凸块n_bump传送正常信号ca和dq0至dqn，或者经由da凸块/焊盘dab/dap传送信号。当模式信号da_en和第一测试信号extest_tx二者被激活时，第一控制信号da_entx可以被激活。第一控制信号da_entx可以由用于对模式信号da_en和第一测试信号extest_tx执行逻辑与运算的与门ad1产生。第一测试信号extest_tx可以被激活以在针对凸块的连接性测试操作期间将储存在扫描单元中的信号施加到第一微凸块n_bump。响应于捕获信号cap、移位信号sh、和移位时钟sclk，驱动电路12_1至12_m可以选择从测试控制电路18提供的串行输入信号iwsi、或者经由da凸块/焊盘dab/dap或第一微凸块n_bump传送的信号，并将选中的信号储存到其扫描单元中。驱动电路12_1至12_m可以响应于第一测试信号extest_tx而将储存在扫描单元中的信号施加至第一微凸块n_bump。

驱动电路12_1至12_m可以具有彼此基本相同的配置。例如，驱动电路12_m可以包括输入电路12a、第一复用器12b、第二复用器12c、扫描单元12d、测试施加电路12e和输出电路12f。

输入电路12a可以经由第一微凸块n_bump接收正常信号dq0。根据第一控制信号da_entx，第一复用器12b可以选择从输入电路12a提供的正常信号dq0、或者经由da凸块/焊盘dab/dap传送的信号。当第一控制信号da_entx被激活时，第一复用器12b可以选择经由da凸块/焊盘dab/dap传送的信号。根据捕获信号cap和移位信号sh，第二复用器12c可以选择从前一级的驱动电路12_m-1传送的信号或者从第一复用器12b传送的信号。当移位信号sh被激活时，第二复用器12c可以选择从前一驱动电路传送的信号，而当捕获信号cap被激活时，第二复用器12c可以选择从第一复用器12b传送的信号。扫描单元12d可以根据移位时钟sclk而储存来自第二复用器12c的选中的信号。优选地，扫描单元12d可以由d触发器组成。当第一测试信号extest_tx被激活时，测试施加电路12e可以将储存在扫描单元12d中的信号施加到输出电路12f。输出电路12f可以将来自测试施加电路12e的施加信号输出到第一微凸块n_bump。

另外，经由da凸块/焊盘dab/dap传送的信号可以用于针对凸块的连接性测试操作。

图6是描述针对凸块的连接性测试操作的概念图。

参考图6，作为示例示出了针对晶片级的凸块的连接性测试操作。经由da焊盘dap传送的信号被储存到驱动电路12_1至12_m中的每个的扫描单元12d中(参见①)。所储存的信号经由输出电路12f从扫描单元12d传送到第一微凸块n_bump(参见②)。即，将扫描单元12d的所储存的信号施加到第一微凸块n_bump。

此后，施加到第一微凸块n_bump的信号经由输入电路12a再次被储存在驱动电路12_1至12_m的每个的扫描单元12d中(参见③)。储存在扫描单元12d中的信号被顺序地移位并经由测试控制电路18的输出解复用器18g输出到da焊盘dap(参见④)。外部测试设备可以通过监视从da焊盘dap输出的信号来确定凸块的连接性。

在下文中，参考图4至图8c，将详细描述半导体器件10的测试操作。在图7a至图8c中，示出了半导体器件10的一些部件。

图7a和图7b是用于描述图4所示的半导体器件10的封装级测试操作的示图。

封装级测试操作可以包括针对图6的凸块的连接性测试操作。在封装级测试操作中，经由第一微凸块n_bump和第二微凸块t_bump传送信号，或者经由da凸块dab传送信号。

参考图7a，在模式信号da_en被去激活的情况下，半导体器件10可以使用从控制器(120图1)经由第一微凸块n_bump和第二微凸块t_bump传送来的信号执行正常操作或测试操作。在测试操作期间，测试控制电路18经由第二微凸块t_bump接收测试信号wsi和wsc，并产生串行输入信号iwsi、捕获信号cap、移位信号sh和移位时钟sclk。响应于移位信号sh和移位时钟sclk，驱动电路12_1至12_m可以将前一驱动电路处的扫描单元12d的输出信号(对应于串行输入信号iwsi)顺序地储存到扫描单元12d中。响应于捕获信号cap和移位时钟sclk，驱动电路12_1至12_m可以将经由第一微凸块n_bump输入的信号同时储存到扫描单元12d中。驱动电路12_1至12_m可以将储存在扫描单元12d中的信号作为串行输出信号wso输出至第二微凸块t_bump。控制器120可以基于串行输出信号wso来监视半导体器件10。

参考图7b，在模式信号da_en被激活的情况下，半导体器件10可以使用经由da凸块dab从测试设备(未示出)传送来的信号执行测试操作。测试控制电路18经由da凸块dab接收信号，并产生串行输入信号iwsi、捕获信号cap、移位信号sh和移位时钟sclk。响应于移位信号sh和移位时钟sclk，驱动电路12_1至12_m可以将前一驱动电路处的扫描单元12d的输出信号(对应于串行输入信号iwsi)顺序地储存到扫描单元12d中。响应于捕获信号cap和移位时钟sclk，驱动电路12_1至12_m可以将经由da凸块dab输入的信号同时储存到扫描单元12d中。驱动电路12_1至12_m可以将储存在扫描单元12d中的信号输出到da凸块dab。测试设备可以基于经由da凸块dab输出的信号来监视半导体器件10。

图8a至图8c是用于描述图4所示的半导体器件10的晶片级测试操作的示图。

晶片级测试操作可以包括针对图6的凸块的连接性测试操作。在图8a至图8c中，da凸块dab、第一微凸块n_bump和第二微凸块t_bump可能不用于晶片级，从而仅经由da焊盘dap来输入/输出信号。作为参考，图7b的封装级测试操作(在模式信号da_en被激活的情况下)可以以与晶片级测试操作相同的方式来按顺序执行，除了经由da焊盘dap来输入/输出信号之外。

参考图8a，当模式信号da_en被激活时，测试控制电路18可以接收经由da焊盘dap输入的信号，并产生串行输入信号iwsi、捕获信号cap、移位信号sh和移位时钟sclk。响应于移位信号sh和移位时钟sclk，驱动电路12_1至12_m可以将前一驱动电路处的扫描单元12d的输出信号(或串行输入信号iwsi)顺序地储存到扫描单元12d中(参见①)。

如图8b所示，当第一测试信号extest_tx被激活时，所储存的信号经由输出电路12f从扫描单元12d传送到第一微凸块n_bump(参见②)。即，将扫描单元12d所储存的信号施加到第一微凸块n_bump。

参考图8c，因为第一测试信号extest_tx被去激活，所以第一控制信号da_entx变成非激活。响应于捕获信号cap和移位时钟sclk，施加到第一微凸块n_bump的信号经由输入电路12a再次储存在驱动电路12_1至12_m的每个的扫描单元12d中(参见③)。最后，根据移位信号sh和移位时钟sclk，将储存在扫描单元12d中的信号按顺序移位，并经由测试控制电路18的输出解复用器18g将其输出至da焊盘dap(参见④)。外部测试设备可以通过监视从da焊盘dap输出的信号来判断凸块的连接性是通过还是失败。

另外，可以通过上述测试操作来评估用于正常操作的第一微凸块n_bump。然而，由于上述测试操作是在用于测试操作的第二微凸块t_bump的完整性的前提下执行的，因此，如果第二微凸块t_bump中存在缺陷，则难以准确地测试半导体器件。因此，需要评估用于测试操作的第二微凸块t_bump。在下文中，在第二实施例中，将描述用于使用da焊盘dap来评估/验证测试微凸块t_bump的方法。测试微凸块t_bump可以包括被设置在图3的中间物理区域mid_phy中的phy凸块pb_t和被设置在图3的da区域1146中的da凸块dab。

图9是示出根据本教导的第二实施例的半导体器件200的电路图。

参考图9，可以在半导体器件200中设置用于传送在正常操作中使用的信号的多个第一微凸块n_bump以及用于传送在测试操作中使用的信号的多个第二微凸块t_bump。第一微凸块n_bump和第二微凸块t_bump与图4的那些基本相同。第二微凸块t_bump可以包括：用于接收串行输入信号wsi和测试控制信号wsc的至少一个测试输入凸块；以及用于输出串行输出信号wso的测试输出凸块。为了便于解释，在图9中，串行输入信号wsi和测试控制信号wsc被示出为输入到一个凸块，但是它们可以分别经由专用凸块来输入。

半导体器件200可以包括测试电路210_1至210_m、220和230。测试电路210_1至230可以包括多个第一测试电路210_1至210_m、第二测试电路220和第三测试电路230。第一测试电路210_1至210_m可以分别对应于第一微凸块n_bump。第二测试电路220和第三测试电路230可以分别对应于第二微凸块t_bump。测试电路210_1至230可以包括多个扫描单元210e、220f和230e，每个扫描单元一对一地对应于第一微凸块n_bump和第二微凸块t_bump。此时，扫描单元210e至230e可以按照第三测试电路230、第二测试电路220和第一测试电路210_1至210_m的顺序形成串行扫描链。

测试电路210_1至230可以使用串行扫描链顺序地储存经由da凸块/焊盘dab/dap传送的信号，将储存在扫描单元210e至230e中的信号分别施加至第一微凸块n_bump和第二微凸块t_bump，将所施加的信号从第一微凸块n_bump和第二微凸块t_bump反馈相应的扫描单元210e至230e，以及使用串行扫描链将储存在扫描单元210e至230e中的信号按顺序输出到da凸块/焊盘dab/dap。因此，测试电路210_1至230可以评估/验证第二微凸块t_bump以及第一微凸块n_bump。

另外，半导体器件200还可以包括第一与门ad2至第三与门ad4，以产生用于控制测试电路210_1至230的信号。第一与门ad2可以对模式信号da_en和第一测试信号extest_tx执行逻辑与运算，以输出第一控制信号da_entx。第二与门ad3可以对模式信号da_en和第二测试信号extest_rx执行逻辑与运算，以输出第二控制信号da_enrx。第三与门ad4可以对模式信号da_en和第三测试信号tm执行逻辑与运算，以输出第三控制信号da_entm。模式信号da_en可以被激活以经由da凸块/焊盘dab/dap从直接访问区域(图3的1146)传送信号。在针对凸块的连接性测试操作期间，第一测试信号extest_tx可以被激活以将储存在扫描单元210e至230e中的信号施加到第一微凸块n_bump和第二微凸块t_bump。在针对凸块的连接性测试操作期间，第二测试信号extest_rx可以被激活以将所施加的信号从第一微凸块n_bump和第二微凸块t_bump反馈到相应的扫描单元210e至230e。在针对凸块的连接性测试操作期间，第三测试信号tm可以被激活以将储存在扫描单元210e至230e中的信号输出到da焊盘dap。

第一测试电路210_1至210_m可以分别耦接至第一微凸块n_bump。响应于第一控制信号da_entx，第一测试电路210_1至210_m可以经由第一微凸块n_bump传送正常信号ca和dq0至dqn、或者经由da凸块/焊盘dab/dap传送信号。响应于捕获信号cap、移位信号sh和移位时钟sclk，第一测试电路210_1至210_m可以通过选择所传送的信号和从前一级的测试电路传送的信号中的一种来将选中的信号储存到扫描单元210e中，或者可以将储存在扫描单元210e中的信号输出到下一级的测试电路。响应于第一测试信号extest_tx，第一测试电路210_1至210_m可以将储存在扫描单元210e中的信号施加到第一微凸块n_bump。除了第一测试电路210_1至210_m之中处于第一级的第一测试电路210_1之外，第一测试电路210_2至210_m可以具有与图4的驱动电路12_1至12_m的每个基本相同的配置。在下文中，详细描述第一测试电路210_1的配置。

第一测试电路210_1可以包括第一输入电路210a、第一复用器210b、第二复用器210c、第三复用器210d、扫描单元210e、第一测试施加电路210f和第一输出电路210g。

第一输入电路210a可以经由第一微凸块n_bump接收正常信号ca。根据第一控制信号da_entx，第一复用器210b可以选择从第一输入电路210a提供的正常信号ca或者经由da凸块/焊盘dab/dap传送的信号。根据模式信号da_en，第二复用器210c可以选择从在前一级的第二测试电路220传送的信号或者串行输入信号iwsi。当模式信号da_en被激活时，第二复用器210c可以选择从第二测试电路220传送来的信号。根据捕获信号cap和移位信号sh，第三复用器210d可以选择从第一复用器210b传送来的信号或从第二复用器210c传送来的信号。当移位信号sh被激活时，第三复用器210d可以选择从第二复用器210c传送来的信号，而当捕获信号cap被激活时，第三复用器210d可以选择从第一复用器210b传送来的信号。扫描单元210e可以根据移位时钟sclk而储存来自第三复用器210d的选中的信号。优选地，扫描单元210e可以由d触发器组成。当第一测试信号extest_tx被激活时，第一测试施加电路210f可以将储存在扫描单元210e中的信号施加到第一输出电路210g。第一输出电路210g可以将从第一测试施加电路210f施加的信号输出到第一微凸块n_bump。

第二测试电路220可以耦接到第二微凸块t_bump的至少一个测试输入凸块，以接收测试信号wsi、wsc和wso之中的、专用于输入的串行输入信号wsi和测试控制信号wsc。第二测试电路220可以包括第二输入电路220a、第四复用器220b、第五复用器220c、第六复用器220d、模式控制电路220e、扫描单元220f、第二测试施加电路220g和第二输出电路220h。

第二输入电路220a可以经由测试输入凸块t_bump接收测试信号wsi或wsc。根据第二控制信号da_enrx，第四复用器220b可以选择从第二输入电路220a传送来的信号或者接地电压vss的电平信号。当第二控制信号da_enrx被激活时，第四复用器220b可以选择从第二输入电路220a传送来的信号。根据模式信号da_en，第五复用器220c可以选择从第二输入电路220a传送来的信号或者经由da凸块/焊盘dab/dap传送来的信号。当模式信号da_en被激活时，第五复用器220c可以选择经由da凸块/焊盘dab/dap传送来的信号。模式控制电路220e可以对来自第五复用器220c的选中的信号进行解码，并且产生串行输入信号iwsi、捕获信号cap、移位信号sh和移位时钟sclk。模式控制电路220e可以具有与图4和图5的模式控制电路18cd基本相同的配置。

根据捕获信号cap和移位信号sh，第六复用器220d可以选择从第四复用器220b传送来的信号或者从第三测试电路230传送来的信号。当移位信号sh被激活时，第六复用器220d可以选择从第三测试电路230传送来的信号，而当捕获信号cap被激活时，第六复用器220d可以选择从第四复用器220b传送来的信号。扫描单元220f可以根据移位时钟sclk而储存来自第六复用器220d的选中的信号。当第一控制信号da_entx被激活时，第二测试施加电路220g可以将储存在扫描单元220f中的信号施加到第二输出电路220h。第二输出电路220h可以将从第二测试施加电路220g施加的信号输出到测试输入凸块t_bump。

第三测试电路230可以耦接到第二微凸块t_bump的测试输出凸块，以用于接收测试信号wsi、wsc和wso之中的、专用于输出的串行输出信号wso。第三测试电路230可以包括第三输入电路230a、第七复用器230b、第八复用器230c、第九复用器230d、扫描单元230e、第十复用器230f和第三输出电路230g。

第三输入电路230a可以经由测试输出凸块t_bump接收测试信号wso。根据第三控制信号da_entm，第七复用器230b可以选择从第三输入电路230a传送来的信号或者从第十复用器230f传送来的信号(即，第一节点nd1的信号)。当第三控制信号da_entm被去激活时，第七复用器230b可以选择从第三输入电路230a传送来的信号。当第三控制信号da_entm被激活时，第七复用器230b可以选择第一节点nd1的信号。根据模式信号da_en，第八复用器230c可以选择从第七复用器230b传送来的信号或者接地电压vss的电平信号。第八复用器230c可以耦接到da凸块/焊盘dab/dap，以便在模式信号da_en被激活时将从第七复用器230b传送来的信号输出到da凸块/焊盘dab/dap。即，从第八复用器230c输出的信号可以经由da凸块/焊盘dab/dap传送到测试设备(未示出)。

根据捕获信号cap和移位信号sh，第九复用器230d可以选择从第八复用器230c传送来的信号或串行输入信号iwsi。当移位信号sh被激活时，第九复用器230d可以选择串行输入信号iwsi，而当捕获信号cap被激活时，第九复用器230d可以选择从第八复用器230c传送来的信号。扫描单元230e可以根据移位时钟sclk而储存来自第九复用器230d的选中的信号。根据第一控制信号da_entx，第十复用器230f可以选择储存在扫描单元230e中的信号或者从第一测试电路210_1至210_m之中的最后一级的第一测试电路210_m传送来的信号。当第一控制信号da_entx被去激活时，第十复用器230f可以选择从第一测试电路210_m传送来的信号，并且将选中的信号传送到第一节点nd1。当第一控制信号da_entx被激活时，第十复用器230f可以选择储存在扫描单元230e中的信号并且将选中的信号传送到第一节点nd1。当第一控制信号da_entx被激活时，第三测试施加电路230g可以施加第一节点nd1的信号。第三输出电路230g可以将第一节点nd1的信号输出到测试输出凸块t_bump。

在下文中，参考图9至图11d，将详细描述半导体器件200的测试操作。

图10是用于描述当模式信号da_en被去激活时图9所示的半导体器件200的封装级测试操作的示图。

参考图10，当模式信号da_en被去激活时，经由第一微凸块n_bump和第二微凸块t_bump传送信号。因此，半导体器件200可以使用经由第一微凸块n_bump和第二微凸块t_bump从控制器(图1的120)传送来的信号执行正常操作或测试操作。

在测试操作期间，第二测试电路220可以经由第二微凸块t_bump接收测试信号wsi和wsc，并产生串行输入信号iwsi、捕获信号cap、移位信号sh和移位时钟sclk。第一测试电路210_1至210_m之中的处于第一级的第一测试电路210_1可以根据去激活的模式信号da_en而选择并接收串行输入信号iwsi。响应于移位信号sh和移位时钟sclk，第一测试电路210_1至210_m可以将串行输入信号iwsi顺序地储存到扫描单元210e中。响应于捕获信号cap和移位时钟sclk，第一测试电路210_1至210_m可以将经由第一微凸块n_bump输入的信号同时储存到扫描单元210e中。此后，响应于移位信号sh和移位时钟sclk，第一测试电路210_1至210_m可以输出储存在扫描单元210e中的信号。第三测试电路230可以将从第一测试电路210_1至210_m之中的处于最后一级的第一测试电路210_m传送来的信号作为串行输出信号wso输出至测试输出凸块t_bump。控制器120可以基于串行输出信号wso来监视半导体器件200。

另外，当模式信号da_en被激活时，半导体器件200的封装级测试操作可以以与晶片级测试操作相同的方式来按顺序执行，除了在封装级测试操作中经由da凸块dab输入/输出信号之外。

图11a至图11d是用于描述图9所示的半导体器件200的晶片级测试操作的示图。

在晶片级不能使用第一微凸块n_bump和第二微凸块t_bump，从而仅通过da焊盘dap来输入/输出信号。因此，半导体器件200可以使用经由da焊盘dap从测试器件(未示出)传送来的信号执行测试操作。

参考图11a，模式信号da_en被激活，并且第一控制信号至第三控制信号da_entx、da_enrx和da_entm被去激活。第二测试电路220可以经由da焊盘dap接收信号，并且产生串行输入信号iwsi、捕获信号cap、移位信号sh和移位时钟sclk。根据激活模式信号da_en，第一测试电路210_1可以选择并接收从第二测试电路220传送来的信号。因此，响应于移位信号sh和移位时钟sclk，第一测试电路210_1至第三测试电路230可以将从第二测试电路220传送来的信号顺序地储存到扫描单元210e至230e中。

参考图11b，在模式信号da_en被激活的状态下，第一测试信号extest_tx被激活，并且因此第一控制信号da_entx被激活。第一测试电路210_1至第三测试电路230可以经由第一输出电路至第三输出电路210g、220h和230g将储存在扫描单元210e至230e中的信号传送至第一微凸块n_bump和第二微凸块t_bump。即，可以将储存在扫描单元210e至230e中的信号施加到第一微凸块n_bump和第二微凸块t_bump。

参考图11c，在模式信号da_en被激活的状态下，第二测试信号extest_rx被激活，并且因此第二控制信号da_enrx被激活。根据捕获信号cap和移位时钟sclk，第一测试电路210_1至第三测试电路230可以经由第一输入电路至第三输入电路210a、220a和230a将施加到第一微凸块n_bump和第二微凸块t_bump的信号同时储存到扫描单元210e至230e中。

参考图11d，在模式信号da_en被激活的状态下，第三测试信号extest_tm被激活，并且因此第三控制信号da_entm被激活。根据移位信号sh和移位时钟sclk，第一测试电路210_1至第三测试电路230可以顺序地输出储存在扫描单元210e至230e中的信号。详细地，通过串行扫描链将信号传送到第十复用器230f，在该串行扫描链中形成第三测试电路230的扫描单元230e、第二测试电路220的扫描单元220f以及第一测试电路210_1至210_m的扫描单元210e。第十复用器230f可以根据被去激活的第一控制信号da_entx来选择从串行扫描链传送来的信号，并且将选中的信号传送给第一节点nd1。第七复用器230b可以根据被激活的第三控制信号da_entm来选择第一节点nd1的信号。第八复用器230c可以根据被激活的模式信号da_en来选择来自第七复用器230b的信号，并且将选中的信号输出到da焊盘dap。因为测试设备知道它提供的串行输入信号wsi的值，所以它可以通过监视经由da焊盘dap传送的信号来判断第一微凸块n_bump和第二微凸块t_bump的连接性是通过还是失败。

根据本教导的实施例，半导体器件可以通过不仅评估/验证正常凸块的连接性而且还评估/验证测试凸块的连接性来提高测试操作的可靠性及其测试性能。

尽管已经针对特定实施例描述了本教导，但是对于本领域技术人员显而易见的是，在不脱离所附权利要求中限定的本发明的精神和范围的情况下，可以进行各种改变和修改。

例如，根据输入信号的极性，上述实施例中描述的逻辑门和晶体管可以具有不同的位置和类型。