技术特征：
1.一种封装结构，其特征在于，包括：封装基板，包括连接端；多个芯片，依次堆叠于所述封装基板上，构成芯片堆叠结构；所述芯片堆叠结构露出所述连接端，每一所述芯片均包括芯片焊盘，且所述芯片堆叠结构中每一芯片的芯片焊盘均被露出；第一焊线结构，用于实现所述芯片焊盘与所述连接端连接；第二焊线结构，用于实现所述芯片焊盘之间的连接。2.如权利要求1所述的封装结构，其特征在于，所述连接端包括一基板焊盘；所述第一焊线结构，包括：第一打线，用于连接所述基板焊盘和位于所述芯片堆叠结构中最靠近封装基板的所述芯片焊盘；所述第二焊线结构，包括：多个第二打线，分别用于实现所述芯片堆叠结构中相邻芯片的所述芯片焊盘之间的电连接。3.如权利要求1所述的封装结构，其特征在于，在远离所述芯片堆叠结构的方向上，所述连接端包括多个相间隔的基板焊盘；所述芯片堆叠结构包括多个堆叠结构，每个堆叠结构均包括多个芯片，且不同堆叠结构中芯片的类型不同；所述第一焊线结构，包括：多个第三打线，分别用于将各个堆叠结构中最靠近所述封装基板的所述芯片焊盘分别与相对应的所述基板焊盘连接；所述第二焊线结构，包括：多个第四打线，分别用于实现各个所述堆叠结构中相邻芯片中的所述芯片焊盘之间的连接。4.如权利要求3所述的封装结构，其特征在于，所述堆叠结构的数量与所述基板焊盘的数量相同。5.如权利要求3或4所述的封装结构，其特征在于，在远离所述芯片堆叠结构的方向上，所述基板焊盘依次包括：第一焊盘和第二焊盘；所述芯片堆叠结构包括第一堆叠结构和位于所述第一堆叠结构上的第二堆叠结构，所述第一堆叠结构包括两个第一型芯片，所述第二堆叠结构包括两个第二型芯片；所述第三打线的数量为两个，一个所述第三打线用于将所述第一堆叠结构中最靠近所述封装基板的所述芯片焊盘与所述第一焊盘连接，另一个所述第三打线用于将所述第二堆叠结构中最靠近所述封装基板的所述芯片焊盘与所述第二焊盘连接；所述第四打线的数量为两个，一个所述第四打线用于实现相邻所述第一型芯片中的所述芯片焊盘之间的连接，另一个所述第四打线用于实现相邻所述第二型芯片中的所述芯片焊盘之间的连接。6.如权利要求1所述的封装结构，其特征在于，所述芯片焊盘包括：相间隔的第一芯片电源焊盘和第二芯片电源焊盘，所述芯片焊盘在所述封装基板上的投影中，最靠近所述连接端的是第一芯片电源焊盘，且在所述投影中，相邻芯片的第一芯片电源焊盘相邻，且相邻芯片的第二芯片电源焊盘相邻；所述芯片堆叠结构包括多个堆叠结构，每个所述堆叠结构均包括多个芯片，且不同堆叠结构中芯片的类型不同；堆叠结构中，最靠近所述封装基板的芯片为下芯片，最远离所述封装基板的为上芯片；
所述第一焊线结构，包括：多个第五打线，分别用于将各个所述芯片的所述第一芯片电源焊盘均与所述连接端连接；所述第二焊线结构，包括：多个第六打线，用于实现各个所述堆叠结构中相邻所述芯片的第二芯片电源焊盘连接；以及一个或多个第七打线，用于将堆叠结构的上芯片与位于堆叠结构上方另一堆叠结构的下芯片的第一芯片电源焊盘连接相连接。7.如权利要求6所述的封装结构，其特征在于，所述芯片堆叠结构包括第一堆叠结构和位于所述第一堆叠结构上的第二堆叠结构，所述第一堆叠结构包括依次远离所述封装基板的第一芯片和第二芯片，所述第二堆叠结构包括依次远离所述封装基板的第三芯片和第四芯片；所述连接端包括：在远离所述芯片堆叠结构的方向上，依次间隔排布的第一基板电源焊盘、第二基板电源焊盘以及第三基板电源焊盘；所述第五打线的数量为四个，分别将所述第一基板电源焊盘与所述第一芯片的第一芯片电源焊盘连接，将所述第二基板电源焊盘与所述第二芯片的第一芯片电源焊盘连接，将所述第二基板电源焊盘与所述第三芯片的第一芯片电源焊盘连接，将所述第三基板电源焊盘与所述第四芯片的第一芯片电源焊盘连接；所述第六打线的数量为两个，分别将所述第一芯片的第二芯片电源焊盘与所述第二芯片的第二芯片电源焊盘连接，将所述第三芯片的第二芯片电源焊盘与所述第四芯片的第二芯片电源焊盘连接；所述第七打线的数量为一个，将所述第二芯片的第一芯片电源焊盘与所述第三芯片的第一芯片电源焊盘连接。8.如权利要求1所述的封装结构，其特征在于，所述芯片焊盘包括：相间隔的第一芯片电源焊盘和第二芯片电源焊盘，所述芯片焊盘在所述封装基板上的投影中，最靠近所述连接端的是第一芯片电源焊盘，且在所述投影中，相邻芯片的第一芯片电源焊盘相邻，且相邻芯片的第二芯片电源焊盘相邻；所述芯片堆叠结构包括多个堆叠结构，每个所述堆叠结构均包括多个芯片，且不同堆叠结构中芯片的类型不同；堆叠结构中，最靠近所述封装基板的芯片为下芯片，最远离所述封装基板的为上芯片；所述第一焊线结构，包括：多个第八打线，分别用于将最靠近所述封装基板以及最远离所述封装基板的所述芯片的所述第一芯片电源焊盘均与所述连接端连接；所述第二焊线结构，包括：多个第九打线，用于实现各个所述堆叠结构中相邻所述芯片的第二芯片电源焊盘连接；以及一个或多个第十打线，用于将堆叠结构的上芯片与位于堆叠结构上方另一堆叠结构的下芯片的第一芯片电源焊盘连接相连接。9.如权利要求8所述的封装结构，其特征在于，所述芯片堆叠结构包括第一堆叠结构和位于所述第一堆叠结构上的第二堆叠结构，所述第一堆叠结构包括依次远离所述封装基板的第一芯片和第二芯片，所述第二堆叠结构包括依次远离所述封装基板的第三芯片和第四芯片；所述连接端包括：间隔排布的第四基板电源焊盘以及第五基板电源焊盘；所述第八打线的数量为两个，分别将所述第四基板电源焊盘与所述第一芯片的第一芯片电源焊盘连接，将所述第五基板电源焊盘与所述第四芯片的第一芯片电源焊盘连接；
所述第九打线的数量为两个，分别将所述第一芯片的第二芯片电源焊盘与所述第二芯片的第二芯片电源焊盘连接，将所述第三芯片的第二芯片电源焊盘与所述第四芯片的第二芯片电源焊盘连接；所述第十打线的数量为一个，将所述第二芯片的第一芯片电源焊盘与所述第三芯片的第一芯片电源焊盘连接。10.如权利要求6至9任一项所述的封装结构，其特征在于，所述芯片堆叠结构中最远离所述封装基板的芯片为顶部芯片；所述封装结构还包括：侧部焊盘，位于所述封装基板上，且所述侧部焊盘位于所述芯片堆叠结构背离所述连接端的一侧；再布线焊盘，位于顶部芯片上，且相对于顶部芯片的芯片焊盘靠近所述侧部焊盘；再布线结构，位于顶部芯片上，用于实现再布线焊盘与第一芯片电源焊盘或第二芯片电源焊盘中的一个或两个连接；所述封装结构还包括：第三焊线结构，用于将所述侧部焊盘与所述再布线焊盘连接。11.如权利要求1所述的封装结构，其特征在于，所述封装结构还包括：控制芯片，位于所述封装基板上，与芯片堆叠结构相间隔，且与所述芯片堆叠结构电连接。12.如权利要求11所述的封装结构，其特征在于，所述封装基板包括线路层，所述线路层与所述连接端连接；所述控制芯片通过打线方式或者覆晶方式与所述线路层电连接。13.如权利要求1所述的封装结构，其特征在于，所述芯片堆叠结构中相邻的两个芯片中，靠近所述封装基板的芯片上的芯片焊盘与远离所述封装基板的芯片侧壁的距离大于200微米小于1200微米。14.如权利要求1、2、3、6或8所述的封装结构，其特征在于，所述芯片焊盘位于所述芯片背离所述封装基板的表面上。15.如权利要求1、2、3、6或8所述的封装结构，其特征在于，所述芯片焊盘位于所述芯片靠近所述连接端的一端。16.如权利要求1所述的封装结构，其特征在于，所述封装结构包括：键合层，位于所述封装基板和最靠近所述封装基板的所述芯片之间，以及相邻所述芯片之间。17.如权利要求1所述的封装结构，其特征在于，所述芯片包括存储器芯片。18.一种电子设备，其特征在于，包括如权利要求1至17任一项所述的封装结构。
技术总结
本发明提供一种封装结构以及电子设备，所述封装结构中，多个芯片依次堆叠在封装基板上，多个芯片占用了封装基板法线方向上的空间，使得多个芯片不需要占用过多的封装基板的平面面积，提高了封装基板的表面积利用率，有利于缩小封装基板的尺寸，进而减小封装结构的体积，降低封装成本；芯片堆叠结构通过第一焊线结构和第二焊线结构与封装基板实现连接，因此所述第一焊线结构和第二焊线结构在封装基板表面法线方向上分布，相应的第一焊线结构和第二焊线结构占用的封装基板的平面面积较小，提高了封装基板的表面积利用率，有利于缩小封装基板的尺寸，进而减小封装结构的体积。进而减小封装结构的体积。进而减小封装结构的体积。
技术研发人员：梁伦鹏 孙顺清 尹秋峰
受保护的技术使用者：晶晨半导体（上海）股份有限公司
技术研发日：2021.04.14
技术公布日：2022/10/17