半导体装置的制作方法

1.本发明涉及一种半导体装置，特别涉及一种能够提高对过电流的耐久性的半导体装置。


背景技术：

2.近年来，半导体装置被应用于所有领域的产品，与此相伴，通过使用多个半导体元件，能够实现对象产品的复杂功能。这种半导体装置大多都具备用于对从外部电源输入的功率进行转换以将规定的电流或电压供给到对象产品的开关功能。而且，通过在半导体元件内或电路内配备用于过电流对策的结构，能够保护对象产品免受过电流的影响。
3.例如在专利文献1的图15中，公开了一种将串联连接的三个pn结二极管与肖特基势垒二极管并联连接而成的半导体装置。通常，肖特基势垒二极管的正向电压大于pn结二极管的正向电压。因此，在肖特基势垒二极管与pn结二极管各一个被并联连接的情况下，在通常工作时，正向电流流过pn结二极管。但是，通过将串联连接的三个pn结二极管的总的正向电压设定得比一个肖特基势垒二极管的正向电压高，从而仅在产生浪涌电流等过电流的情况下才能通过pn结二极管导通，作为结果，保护了肖特基势垒二极管免受过电流的影响。
4.专利文献1：日本专利公开2012-248736号公报
5.在肖特基势垒二极管或pn结二极管都具备正温度特性的情况下，伴随着变为高温，各二极管的正向电流变得难以流动。在专利文献1的情况下，如专利文献1的图1及图18所示，通过将pn结二极管和肖特基势垒二极管载置在不同的芯片焊盘上，能够防止相互的热干扰，抑制pn结二极管受到肖特基势垒二极管的发热影响而被加热。通过维持pn结二极管的正向电流的特性，从而能够保持使规定值以上的过电流导通的功能。
6.但是，针对半导体装置的小型化及高密度化的需要，并不优选在有限的安装面上制作多个热独立的芯片焊盘。这在所搭载的半导体元件的个数较多的功率半导体中成为特别显著的问题。另外，特别是在氧化镓等功率半导体中，即使在使用如专利文献1中所记载的结构的情况下，过电流对策也不能尽如人意，进而还存在无法充分确保安装时的散热性等问题。


技术实现要素：

7.因此，本发明的目的在于提供一种能够在谋求小型化及高密度化的同时提高对过电流的耐久性的半导体装置。
8.本发明的一个方面是一种半导体装置，具有：多个pn结二极管，具备负温度特性而串联连接；肖特基势垒二极管，具备正温度特性而与所述多个pn结二极管并联连接；以及芯片焊盘，共同载置所述多个pn结二极管中的至少一个与所述肖特基势垒二极管。
9.另外，本发明的一个方面是一种半导体装置，具备：多个pn结二极管，具备负温度特性而串联连接；肖特基势垒二极管，具备正温度特性而与所述多个pn结二极管并联连接；多个第一芯片焊盘部，载置所述多个pn结二极管；以及第二芯片焊盘部，载置所述肖特基势
垒二极管，所述第一芯片焊盘部中的至少一个与所述第二芯片焊盘部热连接。
10.根据如上述那样构成的半导体装置，从肖特基势垒二极管产生的热经由芯片焊盘(芯片焊盘部)被传递到pn结二极管，因为pn结二极管具有负温度特性，所以电流因温度上升而变得容易流动。因此，提供了一种能够相对于浪涌电流等过电流而维持并提高pn结二极管的正向导电特性，从而能够在谋求小型化及高密度化的同时提高对过电流的耐久性的半导体装置。
附图说明
11.图1是示出本发明第一实施方式所涉及的半导体装置的内部配置结构的俯视图。
12.图2是示出本发明第二实施方式所涉及的半导体装置的内部配置结构的俯视图。
13.图3是示出本发明第三实施方式所涉及的半导体装置的内部配置结构的俯视图。
14.图4是示出本发明第四实施方式所涉及的半导体装置的内部配置结构的俯视图。
15.图5是示出本发明第四实施方式所涉及的半导体装置的内部配置结构的立体图。
16.图6是示出本发明第五实施方式所涉及的半导体装置的内部配置结构的侧视图
17.图7是示出本发明第一实施方式所涉及的半导体装置的概略电路结构图。
18.图8是示出用于说明本发明的半导体装置的工作的i-v曲线的曲线图。
19.图9是示出本发明第六实施方式所涉及的半导体装置的概略电路结构图。
20.图10是示出采用本发明实施方式所涉及的半导体装置的控制系统的一例的方框结构图。
21.图11是示出采用本发明实施方式所涉及的半导体装置的控制系统的一例的电路图。
22.图12是示出采用本发明实施方式所涉及的半导体装置的控制系统的另一例的方框结构图。
23.图13是示出采用本发明实施方式所涉及的半导体装置的控制系统的另一例的电路图。
具体实施方式
24.以下，参考附图对本发明实施方式所涉及的半导体装置进行说明。
25.图1是示出本发明第一实施方式所涉及的半导体装置的内部配置结构的俯视图。在该图中，半导体装置100具备由半导体元件构成的三个纵向pn结二极管2a、2b、2c以及一个肖特基势垒二极管3。另外，pn结二极管2a和肖特基势垒二极管3载置在共同的芯片焊盘4a上，pn结二极管2b和pn结二极管2c分别载置在芯片焊盘4b和芯片焊盘4c上。
26.半导体装置100还具备用于与外部进行功率输入输出的端子5、6。端子5、6的端缘(图1中端子5的纸面最上部的区域和端子6的纸面最下部的区域)从陶瓷封装中露出而连接到电路基板等。
27.在这里，端子5与芯片焊盘4a由同一部件一体制作而成。即，如虚线所示，芯片焊盘4a具有由同一部件构成的两个区域，在第一区域(第一焊盘部)4a1中载置pn结二极管2a，在第二区域(第二焊盘部)4a2中载置肖特基势垒二极管3。另外，芯片焊盘4b和芯片焊盘4c被构成为与端子5、6隔开的分体结构，以使与端子5、6之间相互不受电及热的影响。此外，芯片
焊盘4a、4b、4c用热传导性高的材料(例如铜)来制作。
28.另外，pn结二极管2a、2b、2c经由芯片焊盘4a、4b、4c以及引线7a、7b、7c被电连接，pn结二极管2a、2b、2c以端子5、6为两端而串联连接。另一方面，肖特基势垒二极管3经由引线8而与端子6连接，进行以端子5、6为两端的电导通，与串联连接的三个pn结二极管2a、2b、2c并联连接。
29.图7是图1所示的半导体装置100的概略电路结构，在电路图中重叠地示出了搭载有pn结二极管2a、2b、2c及肖特基势垒二极管3的芯片焊盘4a、4b、4c。通过将图7所示的电路结构理解为搭载有过电流保护功能的肖特基势垒二极管，能够将本实施方式的半导体装置100应用于逆变器、转换器、整流设备等使用肖特基势垒二极管的现有产品中。
30.在本实施方式中，使用了至少在过电流的条件下具有负温度特性的pn结二极管，即，具有伴随着温度上升而电阻值减少的特性的pn结二极管。此时，优选例如含有si的pn结二极管。另外，也可以使用使i层介于pn结所涉及的p层和n层之间的pin二极管，由此能够谋求耐压的提高。
31.另一方面，在本实施方式中，使用了至少在过电流的条件下具有正温度特性的肖特基势垒二极管，即，具有伴随着温度上升而电阻值增加的特性的肖特基势垒二极管。此时，优选例如含有氧化镓(ga2o3)的肖特基势垒二极管，特别是从肖特基势垒二极管的开关特性的观点出发，优选刚玉型氧化镓(α-ga2o3)。另外，也优选含有含氧化镓的混晶的肖特基势垒二极管，特别优选含有与铝(al)或铟(in)的混晶的肖特基势垒二极管。
32.pn结二极管2a、2b、2c各自的正向电压比肖特基势垒二极管3的正向电压低，但串联连接pn结二极管2a、2b、2c时的正向电压，即pn结二极管2a、2b、2c各自的正向电压之和被设定为比肖特基势垒二极管3的正向电压高。例如，使用0.7v作为pn结二极管2a、2b、2c各自的正向电压，使用1.5v作为肖特基势垒二极管3的正向电压。
33.而且，半导体装置100以被收纳在未图示的陶瓷封装内等形式以供实用，例如作为搭载在各种功率器件中的功率半导体装置而被加以利用。
34.参考图8的i-v特性曲线，对如上述那样构成的本发明第一实施方式所涉及的半导体装置1的工作进行说明。
35.在将一个正向电压为0.7v的pn结二极管与一个正向电压为1.5v的肖特基势垒二极管并联连接的情况下，在正向的偏置电压为0.7v的状态下，电流流过pn结二极管，电流不会流过在1.5v以上工作的肖特基势垒二极管。另外，同样地，在将两个正向电压为0.7v的pn结二极管串联连接，并与一个正向电压为1.5v的肖特基势垒二极管并联连接的情况下，在电压为1.4v的状态下，电流流过pn结二极管，肖特基势垒二极管不工作。
36.与此相对，在将三个正向电压为0.7v的pn结二极管串联连接，并与一个正向电压为1.5v的肖特基势垒二极管并联连接的情况下，由于在电压为1.5v的状态下电流会流过肖特基势垒二极管，因此，电流不会流过整体上具有2.1v正向电压的三个串联的pn结二极管。也就是说，通过以任意数量的pn结二极管各自的分压的合计值比一个肖特基势垒二极管的正向电压值大的方式来进行串联连接，从而能够使串联连接的pn结二极管仅在产生过电流时导通，在通常工作时仅使肖特基势垒二极管工作。
37.在第一实施方式所涉及的半导体装置100中，由于pn结二极管2a、2b、2c各自的正向电压之和(0.7v+0.7v+0.7v＝2.1v)大于肖特基势垒二极管3的正向电压(1.5v)，因此在
通常工作时，电流仅在肖特基势垒二极管3中流动，端子5、6之间被导通。
38.另一方面，在浪涌电流等过电流流过的情况下，虽然在瞬间产生高电压(大幅超过2.1v的电压)，但是在这种情况下，与肖特基势垒二极管3并联连接的三个pn结二极管2a、2b、2c能够导通该过电流。即，通过将串联连接的三个pn结二极管2a、2b、2c设计为仅在产生了过电流的情况下导通正向电流，能够防止由过电流引起的肖特基势垒二极管3的损坏。
39.进而，在本实施方式中，由于肖特基势垒二极管3具有正温度特性，因此随着变为高温而正向电压变大，电流变得难以流动。这意味着在图8中以虚线示出的线的斜率逐渐接近水平方向(逐渐平缓)。另一方面，由于pn结二极管2a、2b、2c具有负温度特性，因此随着变为高温而正向电压变小，电流变得容易流动。这意味着在图8中以实线示出的线的斜率逐渐接近垂直方向(逐渐抬升)。另外，由于pn结二极管2a和肖特基势垒二极管3被载置在共同的芯片焊盘4a上，因此从肖特基势垒二极管3产生的热被传递到pn结二极管2a，由此使pn结二极管2a的正向电压变得更小，与将pn结二极管和肖特基势垒二极管载置在不同的芯片焊盘上的情况相比，成为能够导通更多电流的状态。因此，串联连接的pn结二极管2a、2b、2c会具有比各个pn结二极管2a、2b、2c设计时的正向电压之和低的正向电压，能够切实地使产生的过电流导通。
40.另外，串联连接的pn结二极管2a、2b、2c的反向耐压之和优选被设定为与肖特基势垒二极管3的反向耐压同等以上。例如，在肖特基势垒二极管3的反向耐压为600v的情况下，使用200v以上作为pn结二极管2a、2b、2c各自的反向耐压。
41.根据如此工作的本实施方式的半导体装置100，从肖特基势垒二极管产生的热经由芯片焊盘(芯片焊盘部)被传递到pn结二极管。由于pn结二极管具有负温度特性，因此对于浪涌电流等过电流，能够维持并提高pn结二极管的正向导电特性。因此，提供了一种能够在谋求小型化及高密度化的同时提高对过电流的耐久性的半导体装置。
42.此外，在将半导体装置应用在功率器件中的情况下，优选使用带隙特性优异的半导体元件。在本实施方式中，虽然肖特基势垒二极管3可以包含碳化硅(sic)或氮化镓(gan)而构成，但通过由包含具有更大的宽带隙特性的氧化镓(ga2o3)的氧化物半导体来构成，从而会成为高性能且紧凑的半导体装置。进而，在本实施方式中，由于pn结二极管2a和肖特基势垒二极管3被载置在共同的芯片焊盘4a上，因此能够进一步提高肖特基势垒二极管3的散热性，特别是即使在使用了含有热传导性低的氧化镓或其混晶的半导体的情况下，也会成为更容易发现肖特基二极管3的性能的半导体装置。如此，通过将pn结二极管和肖特基势垒二极管载置在共同的芯片焊盘(芯片焊盘部)上，从而经由芯片焊盘(芯片焊盘部)而使pn结二极管容易地升温，因此会成为进一步提高了对过电流的耐受性的半导体装置。
43.此外，关于pn结二极管的工作温度，可以根据应用用途等而适当地进行设计，例如优选为175℃以下的工作温度。
44.以下对本发明所涉及的其他实施方式进行说明。另外，在以下的说明中，在与第一实施方式或其他实施方式之间存在相同的构成要素的情况下，标注相同的符号并省略重复的说明。
45.图2是示出本发明第二实施方式所涉及的半导体装置的内部配置结构的俯视图。该图中的半导体装置110搭载有与图1的半导体装置100的pn结二极管不同的pn结二极管2d、2e。即，载置在芯片焊盘4a的第一区域4a1上的pn结二极管2a是纵向pn结二极管，载置在
芯片焊盘4b上和芯片焊盘4c上的pn结二极管2d、2e都是横向pn结二极管。而且，引线7d、7e、7c在pn结二极管2a、2d、2e的上表面(与载置面相反的面，朝向图2的纸面的面)与pn结二极管2d、2e电连接。
46.根据如此构成的半导体装置110，由于引线7d、7e、7c每个都与pn结二极管2a、2d、2e的上表面连接，因此无需在芯片焊盘4a、4b、4c上设置用于将引线7d、7e、7c相连接的空间。因此，能够抑制芯片焊盘4a、4b、4c的面积，并且有助于半导体装置110的小型化。
47.图3是示出本发明第三实施方式所涉及的半导体装置的内部配置结构的俯视图。该图中的半导体装置120与图1的半导体装置100同样地，搭载了三个纵向pn结二极管2a、2b、2c，在它们上连接有引线7a、7b、7c。另外，以将半导体装置130搭载在引线框上为前提，将芯片焊盘4a、4b、4c及端子5、6三维地变形为适当的形状，进行了与第一实施方式的半导体装置100同样的电连接。根据如此构成的半导体装置120，能够期待与第一实施方式同样的效果。
48.图4是示出本发明第四实施方式所涉及的半导体装置的内部配置结构的俯视图，图5是其立体图。图4及图5中的半导体装置130与图2的半导体装置110同样地，搭载了一个纵向pn结二极管2a及两个横向pn结二极管2d、2e，在它们上连接有引线7d、7e、7c。另外，以将半导体装置130搭载在引线框的封装10(图5中用虚线表示)内为前提，将芯片焊盘4a、4b、4c及端子5、6变形为适当的形状，进行了与第二实施方式的半导体装置110同样的电连接。此外，封装10内的空间优选由环氧树脂等完全地模制，优选地，在引线框相当于封装10的最下表面的情况下，引线框表面的上侧被全部模制，而在引线框位于封装10的中间高度附近的情况下，引线框的上下两侧被全部模制。在本实施方式中，pn结二极管2a、2d、2e，肖特基势垒二极管3，芯片焊盘4a、4b、4c，引线7d、7e、7c、8的全部与端子5、6(除了露出到封装10的外部以供向基板安装的部分)在封装10内被一体地模制。根据如此构成的半导体装置130，能够期待与第二实施方式同样的效果。
49.另外，关于封装10，在此示出了作为表面安装型的一种的小外形封装(sop，small outline package)型，但本发明的各实施方式能够以搭载在除此以外的表面安装型或插入安装型、或者接触安装型等各种ic封装中的形式来提供。另外，封装的尺寸、搭载于封装时的端子数量和端子宽度等根据应用用途而任意地设计。
50.图6是示出本发明第五实施方式所涉及的半导体装置的内部配置结构的侧视图。本实施方式所涉及的半导体装置140以三个纵向pn结二极管11、12、13以在其厚度方向上重叠的方式被载置的状态为特征，当俯视时，例如与图1所示的纵向pn结二极管2a同样地被配置在芯片焊盘4a上的第一区域4a1内。pn结二极管11、12、13全部由相同的结构构成，举出pn结二极管11为例来对具体的结构进行说明。
51.pn结二极管11具备由p型和n型的硅(si)构成的半导体主体11a，半导体主体11a的上表面具有含有镍(ni)的作为阳极的第一电极膜11b，下表面具有含有镍或钛(ti)的作为阴极的第二电极膜11c。在第一电极膜11b上设置有由铝(al)、alsi、alsicu等铝系金属膜构成的布线膜11d。另外，作为pn结二极管11的上表面保护膜，具备由二氧化硅(sio2)或氮化硅(sin)构成的钝化膜11e以及覆盖钝化膜11e的聚酰亚胺膜11f。上述各构成要素通过成膜或蚀刻等公知的半导体制造技术来形成。
52.并且，相同结构的三个pn结二极管11、12、13被层叠在同一芯片焊盘上。此时，相互
对置的电极膜经由焊料在电气上被串联连接，另外，引线7的一端被固定在pn结二极管13的布线膜13d上以与端子6连接。另外，pn结二极管11的第二电极膜11c被直接连接到端子5。此外，为了使布线膜11d、12d、13d和第二电极膜11c、12c、13c相互容易进行基于焊料的连接，也可以将其表面设为由金(au)或铅(pd)构成的层。
53.根据如此构成的半导体装置140，不仅能够期待与第一实施方式同样的效果，而且能够将从肖特基势垒二极管3产生的热经由芯片焊盘4a而依次传递给被层叠在一起的三个pn结二极管11、12、13。因此，具有负温度特性的pn结二极管11、12、13被有效地加热，能够更加切实地导通过电流。
54.图9是示出本发明第六实施方式所涉及的半导体装置的概略电路结构图。本实施方式的半导体装置150与图7所示的半导体装置100的概略电路结构同样地，具有串联连接的多个pn结二极管2a、2b、2c。本实施方式的半导体装置150还具备同步整流用金属氧化物半导体场效应晶体管(mosfet，metal-oxide-semiconductor field effect transistor)14，来代替图7中的肖特基势垒二极管3。在本实施方式中，通过以任意数量(一个或两个以上)的pn结二极管各自的分压(正向电压值)的合计值比一个mosfet的正向电压值大的方式来进行串联连接等，从而能够使pn结二极管仅在产生过电流时导通，在通常工作时仅使mosfet工作。因此，在pn结二极管为一个时的正向电压值比mosfet14为一个时的正向电压值大的情况下，pn结二极管也可以为一个。即，在本实施方式中，pn结二极管的数量并不限定于图9所示的结构。此外，在仅连接一个pn结二极管的情况下，优选通过与图9中的pn结二极管2a同样地连接该一个pn结二极管，从而与同步整流用mosfet14搭载在共同的芯片焊盘4a上。或者，也可以将该一个pn结二极管和同步整流用mosfet14分别搭载在被热连接在一起的不同的芯片焊盘上。通过采用这种电路结构，与上述实施方式同样地，实现了谋求提高同步整流用mosfet对过电流的耐久性的半导体装置150。此外，作为同步整流用mosfet14的材料，与肖特基势垒二极管3同样地，当然可以由包含碳化硅(sic)或氮化镓(gan)的材料来构成，通过由包含具有更大的宽带隙特性的氧化镓(ga2o3)的氧化物半导体来构成，从而会成为高性能且紧凑的半导体装置。
55.为了发挥上述功能，上述本发明的半导体装置可以应用于逆变器或转换器等功率转换装置。更具体而言，作为内置于逆变器或转换器中的二极管，可以与作为开关元件的晶闸管、功率晶体管、绝缘栅双极型晶体管(igbt，insulated gate bipolar transistor)或图9所例示的同步整流用mosfet组合等来加以应用。图10是示出使用本发明实施方式所涉及的半导体装置的控制系统的一例的方框结构图，图11是该控制系统的电路图，是特别适合搭载于电动汽车(electric vehicle)的控制系统的电路图。
56.如图10所示，控制系统500具有电池(电源)501、升压转换器502、降压转换器503、逆变器504、电机(驱动对象)505、驱动控制部506，它们被搭载在电动汽车上。电池501例如由镍氢电池或锂离子电池等蓄电池构成，通过在供电站中的充电或减速时的再生能量等来储存电力，并且能够输出电动汽车的行驶系统或电气系统工作所需的直流电压。升压转换器502例如是搭载了斩波电路的电压转换装置，能够通过斩波电路的开关操作将从电池501供给的例如200v的直流电压升压到例如650v，并输出到电机等行驶系统。降压转换器503也同样是搭载了斩波电路的电压转换装置，能够将从电池501供给的例如200v的直流电压通过降压到例如12v左右从而输出到包括电动车窗、动力转向系统或者车载电气设备等的电
气系统中。
57.逆变器504通过开关操作将从升压转换器502供给的直流电压转换为三相交流电压，并输出到电机505。电机505是构成电动汽车行驶系统的三相交流电机，通过从逆变器504输出的三相交流电压被驱动旋转，其旋转驱动力经由未图示的变速器等被传递到电动汽车的车轮。
58.另一方面，使用未图示的各种传感器，从行驶中的电动汽车中测量车轮的转速及扭矩、加速踏板的踏入量(加速量)等实测值，这些测量信号被输入到驱动控制部506。另外同时地，逆变器504的输出电压值也被输入到驱动控制部506。驱动控制部506具有控制器的功能，该控制器具备中央处理单元(cpu，central processing unit)等运算部以及存储器等数据保存部，通过使用所输入的测量信号来生成控制信号并作为反馈信号输出到逆变器504，从而对开关元件的开关操作进行控制。由此，由逆变器504提供给电机505的交流电压被瞬间修正，从而能够正确地执行电动汽车的运转控制，实现电动汽车安全舒适的操作。此外，也可以通过将来自驱动控制部506的反馈信号提供给升压转换器502，来控制向逆变器504的输出电压。
59.图11是图10中除了降压转换器503以外的电路结构，即仅示出用于对电机505进行驱动的结构的电路结构。如该图所示，本发明的半导体装置例如作为肖特基势垒二极管被采用在升压转换器502和逆变器504中，从而供开关控制之用。在升压转换器502中被组装到斩波电路中来进行斩波控制，另外在逆变器504中被组装到包含igbt的开关电路中来进行开关控制。此外，通过使电感器(线圈等)介于电池501的输出之间来谋求电流的稳定化，另外，通过使电容器(电解电容器等)介于电池501、升压转换器502、逆变器504各自之间来谋求电压的稳定化。
60.另外，如图11中虚线所示，在驱动控制部506内设有由中央处理单元(cpu，central processing unit)构成的运算部507以及由非易失性存储器构成的存储部508。输入到驱动控制部506的信号被提供给运算部507，通过根据需要进行编程运算，生成针对各半导体元件的反馈信号。另外，存储部508暂时保持运算部507的运算结果，或者以表的形式积累驱动控制所需的物理常数和函数等并适当地输出到运算部507。运算部507和存储部508可以采用公知的结构，其处理能力等也可以任意选定。
61.如图10及图11所示，在控制系统500中，升压转换器502、降压转换器503、逆变器504的开关操作中可以使用二极管或作为开关元件的晶闸管、功率晶体管、igbt、mosfet等元件。通过在这些半导体元件中使用氧化镓(ga2o3)，特别是刚玉型氧化镓(α-ga2o3)作为其材料，从而大幅提高了开关特性。进一步地，通过应用本发明所涉及的半导体装置等，能够期待极为良好的开关特性，并且能够实现控制系统500的进一步小型化以及成本降低。即，升压转换器502、降压转换器503、逆变器504各自能够期待本发明的效果，它们中的任意一个、或任意两个以上的组合、或者还包括驱动控制部506的方式中的任一个都能够期待本发明的效果。
62.此外，上述的控制系统500不仅能够将本发明的半导体装置应用于电动汽车的控制系统中，还能够应用于对来自直流电源的电力进行升压、降压、或从直流向交流进行功率转换等所有用途的控制系统中。另外，也可以使用太阳能电池等电源来作为电池。
63.图12是示出采用本发明实施方式所涉及的半导体装置的控制系统的另一例的方
框结构图，图13是该控制系统的电路图，是适合搭载在利用来自交流电源的电力工作的基础设施设备或家电设备等上的控制系统的电路图。
64.如图12所示，控制系统600输入从外部的例如三相交流电源(电源)601供给的电力，具有ac/dc转换器602、逆变器604、电机(驱动对象)605、驱动控制部606，它们能够搭载在各种设备(后述)上。三相交流电源601例如是电力公司的发电设施(火力发电站、水力发电站、地热发电站、原子能发电站等)，其输出在经由变电所降压的同时作为交流电压来供给，另外，例如以私人发电机等形态设置在大楼内或附近设施内以通过电缆来供给。ac/dc转换器602是将交流电压转换为直流电压的电压转换装置，将从三相交流电源601供给的100v或200v的交流电压转换为规定的直流电压。具体而言，通过电压转换，而转换为3.3v、5v或12v等通常使用的所期望的直流电压。在驱动对象为电机的情况下，进行向12v的转换。此外，也可以采用单相交流电源来代替三相交流电源，在该情况下，只要将ac/dc转换器设为单相输入，就可以设为同样的系统结构。
65.逆变器604通过开关操作将从ac/dc转换器602供给的直流电压转换为三相交流电压并输出到电机605。电机604是三相交流电机，该三相交流电机根据控制对象的不同其形态也不同，在控制对象为电车的情况下用于驱动车轮，在控制对象为工厂设备的情况下用于驱动泵或各种动力源，在控制对象为家电设备的情况下用于驱动压缩机等，其通过从逆变器604输出的三相交流电压而被驱动旋转，将其旋转驱动力传递到未图示的驱动对象。
66.另外，例如在家电设备中，能够对其直接供给从ac/dc转换器602输出的直流电压的驱动对象也很多(例如，个人计算机、led照明设备、影像设备、音响设备等)，在这种情况下，控制系统600不需要逆变器604，如图12中所示，从ac/dc转换器602向驱动对象供给直流电压。在这种情况下，例如向个人计算机等供给3.3v的直流电压，向led照明设备等供给5v的直流电压。
67.另一方面，使用未图示的各种传感器来测量驱动对象的转速和扭矩、或者驱动对象的周边环境的温度和流量等实测值，这些测量信号被输入到驱动控制部606。另外同时地，逆变器604的输出电压值也被输入到驱动控制部606。基于这些测量信号，驱动控制部606将反馈信号提供给逆变器604，控制开关元件的开关操作。由此，由逆变器604提供给电机605的交流电压被瞬间修正，从而能够正确地执行驱动对象的运转控制，实现驱动对象的稳定工作。另外，如上所述，在驱动对象能够以直流电压驱动的情况下，也可以代替向逆变器的反馈而对ac/dc转换器602进行反馈控制。
68.图13示出图12的电路结构。如该图所示，本发明的半导体装置例如作为肖特基势垒二极管被采用在ac/dc转换器602和逆变器604中，从而供开关控制之用。ac/dc转换器602例如使用将肖特基势垒二极管构成为桥状电路的结构，通过将输入电压的负电压部分转换并整流为正电压来进行直流转换。另外，在逆变器604中，被组装在igbt的开关电路中来进行开关控制。此外，通过使电感器(线圈等)介于三相交流电源601与ac/dc转换器602之间来谋求电流的稳定化，另外，通过使电容器(电解电容器等)介于ac/dc转换器602与逆变器604之间来谋求电压的稳定化。
69.另外，如图13中虚线所示，在驱动控制部606内设有由cpu构成的运算部607以及由非易失性存储器构成的存储部608。输入到驱动控制部606的信号被提供给运算部607，通过根据需要进行编程运算，生成针对各半导体元件的反馈信号。另外，存储部608暂时保持运
算部607的运算结果，或者以表的形式积累驱动控制所需的物理常数和函数等并适当地输出到运算部607。运算部607和存储部608可以采用公知的结构，其处理能力等也可以任意选定。
70.在这种控制系统600中，也与图10及图11所示的控制系统500同样地，ac/dc转换器602或逆变器604的整流操作或开关操作中可以使用二极管或作为开关元件的晶闸管、功率晶体管、igbt、mosfet等。通过在这些半导体元件中使用氧化镓(ga2o3)，特别是刚玉型氧化镓(α-ga2o3)作为其材料，从而提高了开关特性。进一步地，通过应用本发明所涉及的半导体装置，能够期待极为良好的开关特性，并且能够实现控制系统600的进一步小型化以及成本降低。即，ac/dc转换器602、逆变器604各自能够期待本发明的效果，它们中的任一个、或组合、或者还包括驱动控制部606的方式中的任一个都能够期待本发明的效果。
71.此外，在图12及图13中，作为驱动对象，示例出了电机605，但驱动对象并不一定限于机械地进行工作的对象，可以将需要交流电压的诸多设备作为对象。在控制系统600中，只要从交流电源输入电力来对驱动对象进行驱动，就可以应用，可以为了以基础设施设备(例如，大楼或工厂等的电力设备、通信设备、交通管制设备、上下水处理设备、系统设备、省力设备、电车等)或家电设备(例如冰箱、洗衣机、个人电脑、led照明设备、影像设备、音响设备等)等设备为对象的驱动控制而进行搭载。
72.以上对本发明的各实施方式进行了说明，但本发明并不限定于这些实施方式，不言而喻，在不脱离本发明宗旨的范围内，可以进行各种变形来加以实施。
73.例如，在上述第一至第四实施方式中，与肖特基势垒二极管直接载置在共同的芯片焊盘上的pn结二极管只有一个，但也可以将两个或三个pn结二极管与肖特基势垒二极管平面地载置在共同的芯片焊盘上，由此，能够进一步提高对过电流的耐久性，并且芯片焊盘的设计也变得容易。在将肖特基势垒二极管和多个pn结二极管全部载置在共同的芯片焊盘上的情况下，芯片焊盘可以是一个。在这种情况下，通过将纵向pn结二极管设为一个，将其余的全部设为横向pn结二极管，从而使包括肖特基势垒二极管在内的二极管相互的电连接变得容易，向同一焊盘上的载置变得极其容易。另外，如第五实施方式所示，通过层叠载置多个pn结二极管中的几个，能够进一步减小芯片焊盘的总面积和半导体装置的安装面积。
74.共同载置了pn结二极管与肖特基势垒二极管的芯片焊盘优选由同一部件构成，但只要充分地进行热连接，则并非必须为同一部件。具体而言，即使pn结二极管和肖特基势垒二极管被分别载置在不同的芯片焊盘上，在这两个芯片焊盘通过热传导率高的连接部件被热连接的情况下，或者在两个芯片焊盘和该连接部件全部为同一材料(例如铜等)的情况下，也能够期待与它们被一体形成时等同的效果。
75.另外，串联连接的pn结二极管并不限定于三个，通过考虑所采用的肖特基势垒二极管与pn结二极管的正向电压的关系(图8)、浪涌耐压和反向耐压等，能够设定任意的个数。在这种情况下，也需要使多个pn结二极管的耐压的合计大于肖特基势垒二极管的耐压，但优选两者的耐压差较小，优选两者被设定为大致相同程度的耐压。
76.另外，半导体装置上的芯片焊盘的大小和形状也不限于图示，只要能够维持对过电流的耐久性，就可以将肖特基势垒二极管和pn结二极管载置在任何芯片焊盘上。
77.另外，多个pn结二极管不仅可以通过焊料或引线接合被电连接，还可以通过带状电线或铜夹等来连接。
78.另外，优选地，例如在图11及图13中，多个pn结二极管的耐压的合计和肖特基势垒二极管的耐压均被设计为比与它们并联连接的开关元件的耐压小。
79.另外，当然也可以组合本发明所涉及的多个实施方式，或者将一部分构成要素应用于其他的实施方式，这些也属于本发明的实施方式。
80.符号说明
81.2a、2b、2c、2d、2e、11、12、13 pn结二极管
82.3 肖特基势垒二极管
83.4a、4b、4c 芯片焊盘
84.4a1 第一区域(第一焊盘部)
85.4a2 第二区域(第二焊盘部)
86.5、6 端子
87.7a、7b、7c、7d、7e、8 引线
88.10 封装
89.14 金属氧化物半导体场效应晶体管(mosfet，metal-oxide-semiconductor field effect transistor)
90.100、110、120、130、140、150 半导体装置
91.500 控制系统
92.501 电池(电源)
93.502 升压转换器
94.503 降压转换器
95.504 逆变器
96.505 电机(驱动对象)
97.506 驱动控制部
98.507 运算部
99.508 存储部
100.600 控制系统
101.601 三相交流电源(电源)
102.602 ac/dc转换器
103.604 逆变器
104.605 电机(驱动对象)
105.606 驱动控制部
106.607 运算部
107.608 存储部