技术特征：
1.一种半导体装置，其特征在于，具有：多个pn结二极管，具备负温度特性而串联连接；肖特基势垒二极管，具备正温度特性而与所述多个pn结二极管并联连接；以及芯片焊盘，共同载置所述多个pn结二极管中的至少一个与所述肖特基势垒二极管。2.根据权利要求1所述的半导体装置，其特征在于，所述多个pn结二极管各自的正向电压之和大于所述肖特基势垒二极管的正向电压。3.根据权利要求1或2所述的半导体装置，其特征在于，所述多个pn结二极管中的至少一个是纵向二极管。4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，所述多个pn结二极管中的至少一个被层叠载置在另一pn结二极管上。5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，所述多个pn结二极管全部载置在同一芯片焊盘上。6.根据权利要求1至5中任一项所述的半导体装置，其特征在于，所述多个pn结二极管各自含有硅。7.根据权利要求1至6中任一项所述的半导体装置，其特征在于，所述多个pn结二极管包括pin二极管。8.根据权利要求1至7中任一项所述的半导体装置，其特征在于，所述肖特基势垒二极管含有氧化镓或其混晶。9.一种半导体装置，其特征在于，具备：多个pn结二极管，具备负温度特性而串联连接；肖特基势垒二极管，具备正温度特性而与所述多个pn结二极管并联连接；多个第一芯片焊盘部，载置所述多个pn结二极管；以及第二芯片焊盘部，载置所述肖特基势垒二极管，所述第一芯片焊盘部中的至少一个第一芯片焊盘部与所述第二芯片焊盘部热连接。10.根据权利要求9所述的半导体装置，其特征在于，所述至少一个第一芯片焊盘部和所述第二芯片焊盘部被一体形成。11.根据权利要求9或10所述的半导体装置，其特征在于，所述多个pn结二极管各自的正向电压之和大于所述肖特基势垒二极管的正向电压。12.根据权利要求9至11中任一项所述的半导体装置，其特征在于，所述多个pn结二极管中的至少一个是纵向二极管。13.根据权利要求9至12中任一项所述的半导体装置，其特征在于，所述多个pn结二极管中的至少一个被层叠载置在另一pn结二极管上。14.根据权利要求9至13中任一项所述的半导体装置，其特征在于，所述多个pn结二极管全部载置在同一芯片焊盘部上。15.根据权利要求9至14中任一项所述的半导体装置，其特征在于，所述多个pn结二极管各自含有硅。16.根据权利要求9至15中任一项所述的半导体装置，其特征在于，所述多个pn结二极管包括pin二极管。17.根据权利要求9至16中任一项所述的半导体装置，其特征在于，
所述肖特基势垒二极管含有氧化镓或其混晶。18.一种半导体装置，其特征在于，具有：pn结二极管，具备负温度特性；金属氧化物半导体场效应晶体管mosfet，具备正温度特性而与所述pn结二极管并联连接；以及芯片焊盘，共同载置所述pn结二极管与所述mosfet。19.一种半导体装置，其特征在于，具备：多个pn结二极管，具备负温度特性；金属氧化物半导体场效应晶体管mosfet，具备正温度特性而与所述pn结二极管并联连接；以及第一芯片焊盘部，载置所述pn结二极管；以及第二芯片焊盘部，载置所述mosfet，所述第一芯片焊盘部与所述第二芯片焊盘部热连接。20.一种功率转换装置，使用了权利要求1至19中任一项所述的半导体装置。21.一种控制系统，使用了权利要求1至19中任一项所述的半导体装置。
技术总结
提供一种能够在谋求小型化及高密度化的同时提高对过电流的耐久性的半导体装置。本发明的半导体装置具有：多个PN结二极管，具备负温度特性而串联连接；肖特基势垒二极管，具备正温度特性而与所述多个PN结二极管并联连接；以及芯片焊盘，共同载置所述多个PN结二极管中的至少一个与所述肖特基势垒二极管。的至少一个与所述肖特基势垒二极管。的至少一个与所述肖特基势垒二极管。
技术研发人员：柳田秀彰 四户孝 安藤裕之 松原佑典 北角英人
受保护的技术使用者：株式会社FLOSFIA
技术研发日：2021.08.20
技术公布日：2023/3/30