半导体器件及其形成方法与流程

1.本技术的实施例涉及半导体器件及其形成方法。


背景技术：

2.半导体集成电路(ic)工业经历了指数级增长。ic材料和设计中的技术进步已经产生了多代ic，其中每一代都具有比上一代更小且更复杂的电路。在ic发展的过程中，功能密度(即，每芯片面积的互连器件的数量)普遍增加，而几何尺寸(即，可以使用制造工艺创建的最小组件(或线))已经减小。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本来提供益处。这种缩小也增加了处理和制造ic的复杂性。
3.光纤在当今日益数字化的世界中扮演着重要角色。光学器件包括耦接至开关并且由开关控制的一个或多个光学引擎。随着开关的数量随着数据传输需求的增加而增加，目标是增加带宽密度并且减小功耗。在一些现有技术中，诸如可插拔光学器件，光学引擎和开关分别安装在一个或多个衬底上，并且通过长引线连接。引线的长度增加了电阻，导致功耗和发热增加。随着小型化继续满足带宽密度需求，功耗和发热继续带来挑战。因此，虽然现有的光学器件结构通常足以满足其预期目的，但是它们并非在所有方面都令人满意。


技术实现要素：

4.本技术的一些实施例提供了一种形成半导体器件的方法，包括：形成包括多个电子集成电路(eic)的第一晶圆；形成包括多个光子集成电路(pic)的第二晶圆；以及将所述第一晶圆接合至所述第二晶圆以形成第一堆叠晶圆，其中，将所述第一晶圆接合至所述第二晶圆包括将所述多个电子集成电路的每个与所述多个光子集成电路中的一个垂直对准。
5.本技术的另一些实施例提供了一种形成半导体器件的方法，包括：形成包括多个电子集成电路(eic)的第一晶圆；形成包括多个光子集成电路(pic)的第二晶圆；形成包括多个高性能计算(hpc)集成电路的第三晶圆；将所述第一晶圆接合至所述第二晶圆以形成第一堆叠晶圆；将所述第一堆叠晶圆接合至所述第三晶圆以形成第二堆叠晶圆；以及蚀刻所述第二堆叠晶圆以在所述多个光子集成电路的每个上方形成光信号开口。
6.本技术的又一些实施例提供了一种半导体器件，包括：第一衬底，包括一个高性能计算集成电路(hpc ic)；第二衬底，包括多个电子集成电路(eic)并且直接接合至所述第一衬底；以及第三衬底，包括多个光子集成电路(pic)并且直接接合至所述第二衬底。
附图说明
7.当结合附图进行阅读时，从以下详细描述可最佳理解本发明。需要强调，根据工业中的标准实践，各个部件未按比例绘制，仅用于说明目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
8.图1示出了根据本发明的各个方面的光学器件。
9.图2至图9示出了根据本发明的各个方面的各个实施例。
10.图10包括根据本发明的各个方面的形成半导体器件的方法200的流程图。
11.图11至图15是根据本发明的各个方面的图10的方法中的操作的示意图。
12.图16包括根据本发明的各个方面的形成半导体器件的方法300的流程图。
13.图17至图20是根据本发明的各个方面的图16的方法中的操作的示意图。
具体实施方式
14.以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
15.为了便于描述，本文可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
16.此外，当利用“约”、“大约”等来描述数值或数值范围时，该术语旨在涵盖考虑到制造期间固有出现的变化的合理范围内的数值，如本领域普通技术人员所理解的。例如，数值或数值范围涵盖包括所描述数值的合理的范围，诸如在所描述数值的+/-10％内，基于与制造具有与数值相关的特性的部件相关的已知制造公差。例如，具有“约5nm”的厚度的材料层可以涵盖从4.25nm至5.75nm的尺寸范围，其中本领域普通技术人员已知与沉积材料层相关的制造公差为+/-15％。更进一步，本发明可以在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
17.光纤技术的大容量和流线型效率使其在当今数字时代中不可或缺。为了提高带宽密度并且减小功耗，光学器件经历了多轮改进。图1示出了实施共同封装技术的示例性光学器件10。光学器件10包括安装在封装衬底16上的多个光学引擎管芯14和开关管芯12。多个光学引擎管芯14通过引线18电耦接至开关管芯12。光学引擎管芯14的每个包括接合至光子管芯的电子管芯。光学器件10对于其预期目的表现良好。也就是说，引线18由铜或其它金属形成，并且引线的长度会减慢光学器件10的速度并且增加功耗和电阻发热。此外，电子管芯、光子管芯和开关管芯12在分隔的晶圆上制造并且从分隔的晶圆切割。然后电子管芯和光子管芯接合在一起以形成光学引擎管芯14，并且然后多个光学引擎管芯14安装在封装衬底16上。可以看出，光学器件10的制造需要若干步骤并且需要接合若干光学引擎管芯14。
18.本发明提供了晶圆级堆叠结构和工艺，以增加带宽密度、减小功耗以及降低发热。参考图2和图3。图2是半导体器件100的示意性俯视图，并且图3是半导体器件100沿x方向的示意性截面图。在所描绘的实施例中，半导体器件100包括彼此堆叠的三个衬底。第一衬底s1包括高性能计算(hpc)集成电路(ic)102。第二衬底s2接合至第一衬底s1并且包括多个电
ic 102、eic 106和pic 108的数量反映了半导体器件100的结构。为了说明目的描述了非限制性实例。当半导体器件100包括hpc ic 102和16个光学引擎104时，eic晶圆1060上的eic 106的数量是hpc晶圆1020上的hpc ic 102的数量的16倍。类似地，pic晶圆1080上的pic 108的数量是hpc晶圆1020上的hpc ic 102的数量的16倍。如图5中的虚线所示，第一衬底s1的区域中的hpc ic 102与第二衬底s2的区域中的eic 106组以及第三衬底s3的区域中的pic 108组对准。
24.应该指出，半导体器件100中的所有eic 106和pic 108(图1和图2中所示)在它们彼此接合并且然后接合至hpc ic 102之前没有切割成分隔的管芯。即，在形成图6中的3层级堆叠晶圆1000之后，eic 106仍然嵌入在相同的第二衬底s2中，并且pic 108仍然位于相同的第三衬底s3中。换句话说，eic 106之间的间隔或pic 108之间的间隔没有被任何模制材料或聚合材料填充。此外，因为半导体器件100中的第一衬底s1、第二衬底s2和第三衬底s3通过混合接合，所以不需要模制材料或底部填充材料来填充第一衬底s1和第二衬底s2之间或第二衬底s2和第三衬底s3之间的任何间隔。换句话说，半导体器件100本身没有任何模制材料或底部填充材料。
25.图7、图8和图9中示出了可选实施例。图7示出了半导体器件101。与图3或图4中所示的半导体器件100的三层级结构相比，半导体器件101包括两层级结构。半导体器件101包括直接接合至第三衬底s3的第二衬底s2。第二衬底s2包括多个eic 106，并且第三衬底s3包括多个pic 108。如图7中所示，第二衬底s2中的eic 106的每个与第三衬底s3中的pic 108中的一个垂直对准。eic 106的每个电和功能耦接至pic 108中的一个以形成光学引擎104。
26.应该指出，在形成半导体器件101之前，半导体器件100中的eic 106或pic 108没有分别切割成管芯。现在参考图8。第二衬底s2和第三衬底s3的每个最初是eic晶圆1060和pic晶圆1080的部分。如图8中所示，在下面将进一步描述的一些示例性工艺中，eic晶圆1060和pic晶圆1080首先垂直接合在一起以形成2层级堆叠晶圆900。参考图9，然后在管芯切割工艺或分割工艺中切割2层级堆叠晶圆900以形成图7中所示的半导体器件101。当形成2层级堆叠晶圆900时，完成半导体器件101中的eic 106和pic 108之间的电连接。
27.参考图8，在eic晶圆1060通过混合接合直接接合至pic晶圆1080的实例中。eic晶圆1060上的eic 106组以矩形图案布置。类似地，pic晶圆1080上的pic 108组以相同的矩形图案布置。当eic晶圆1060接合至pic晶圆1080时，eic 106组的每个与pic 108组中的一个垂直对准。即，eic晶圆1060上的eic 106的接触部件与pic晶圆1080上的对应pic 108的接触部件对准，从而使得eic 106和pic 108电和功能连接以形成光学引擎104。
28.图10示出了形成半导体器件100的方法200的流程图。方法200仅仅是实例，并不旨在将本发明限制为方法200中明确示出的内容。可以在方法200之前、期间和之后提供额外步骤，并且对于方法的额外实施例，可以替换、消除或移动所描述的一些步骤。为了简单的原因，本文并未详细描述所有步骤。下面结合图11至图15描述方法200，图11至图15示出了根据方法200的实施例处于制造的不同阶段的3层级堆叠晶圆(或其工件)的立体图。贯穿本发明，相同的参考标号用于表示相同的部件。
29.参考图10和图11，方法200包括框202，其中形成eic晶圆1060、pic晶圆1080和hpc晶圆1020(图11中未显示，图13中显示)。在框202中，实施各个半导体制造工艺以形成eic晶圆1060、pic晶圆1080和hpc晶圆1020。eic晶圆1060包括多个eic 106。pic晶圆1080包括多
个pic 108。hpc晶圆1020包括多个hpc ic 102。eic 106成组出现，组的每个以矩形图案或基本矩形图案布置。pic 108成组出现，该组的每个以对应于eic 106的图案的图案布置。这是为了确保当eic晶圆1060与pic晶圆1080垂直对准时，eic 106的每个上的接触部件的每个与pic 108中的一个上的对应接触部件垂直对准。当eic晶圆1060稍后通过混合接合而接合至pic晶圆1080时，eic 106的每个电和功能耦接至pic 108中的一个以形成光学引擎104。
30.hpc ic 102的每个可以是专用集成电路(asic)并且可以包括多个模数转换器(adc)和数模转换器(dac)。更具体地，hpc ic 102可以包括多沟道晶体管以及互连多栅极晶体管的互连结构。多栅极器件通常是指具有设置在沟道区域的多于一侧上方的栅极结构或其部分的器件。鳍式场效应晶体管(finfet)和多桥沟道(mbc)晶体管是多栅极器件的实例，多栅极器件已经成为用于高性能和低泄漏应用的流行和有前途的候选器件。finfet具有由多于一侧上的栅极包裹的升高沟道(例如，栅极包裹半导体材料的从衬底延伸的“鳍”的顶部和侧壁)。mbc晶体管具有可以(部分或完全)在沟道区域周围延伸的栅极结构，以在两侧或多侧上提供对沟道区域的访问。因为其栅极结构围绕沟道区域，所以mbc晶体管也可以称为围绕栅晶体管(sgt)或全环栅(gaa)晶体管。mbc晶体管的沟道区域可以由纳米线、纳米片、其它纳米结构和/或其它合适的结构形成。沟道区域的形状也赋予了mbc晶体管可选名称，诸如纳米片晶体管或纳米线晶体管。hpc ic 102中的互连结构可以包括金属层，金属层的每个包括嵌入在金属间介电(imd)层中的导线。不同金属层中的导线通过提供垂直电连接的接触通孔互连。在一些实施例中，无源器件或存储器器件可以包含在互连结构中。例如，可以在互连结构中形成金属-绝缘体-金属(mim)电容器或磁阻随机存取存储器(mram)器件。hpc ic 102的每个可以用作开关以控制每个包括eic 106和pic 108的光学引擎104。为了提供电互连，hpc衬底可以包括硅通孔(tsv)。
31.eic 106的每个可以包括驱动器(drv)和跨阻放大器(tia)以驱动pic 108并且放大来自pic 108的电信号。在一些实施例中，eic 106可以包括多栅极晶体管和电阻器。pic 108的每个可以包括检测光信号的锗(ge)光电二极管、接收或发射光信号的耦合器、波导、激光源和调制器。pic 108中的耦合器可以是光栅耦合器、边缘耦合器或合适的耦合器。边缘耦合器从pic的边缘接合光纤并且可以是锥形边缘耦合器或反向边缘耦合器。光栅耦合器从沿垂直方向(z方向)下降至pic的光纤接收光信号。为了提供电互连，pic衬底可以包括硅通孔(tsv)。
32.参考图10和图11，方法200包括框204，其中pic晶圆1080接合至eic晶圆1060以形成第一堆叠晶圆900，从而使得pic 108的每个与eic 106中的一个垂直对准。根据本发明，pic晶圆1080直接接合至eic晶圆1060而不使用焊料凸块。在一些实施例中，pic晶圆1080通过混合接合而接合至eic晶圆1060。示例性混合接合工艺可以包括提供高度平坦的接合表面的多个化学机械抛光(cmp)步骤、清洁接合表面(包括介电表面和金属表面)的清洁步骤、激活接合表面的表面激活步骤、晶圆至晶圆对准步骤和退火/接合步骤。在框204中，pic晶圆1080与eic晶圆1060垂直对准，从而使得eic 106的每个可以电和功能耦接至pic 108中的一个。第一堆叠晶圆900类似于上面描述的2层级堆叠晶圆900。
33.参考图10和图12，方法200包括框206，其中减薄eic晶圆1060以暴露接触部件。在框206中，第一堆叠晶圆900经受平坦化工艺，诸如一个或多个化学机械抛光(cmp)工艺，以
去除过量的衬底材料。平坦化工艺的目标是提供高度平坦的表面并且暴露接触部件。在框208中的随后接合工艺中，暴露的接触部件将接合至hpc晶圆1020上的接触部件。
34.参考图10和图13，方法200包括框208，其中hpc晶圆1020接合至第一堆叠晶圆900以形成第二堆叠晶圆1000。第二堆叠晶圆1000类似于上面描述的3层级堆叠晶圆1000。如图13中所示，在框208中，第一堆叠晶圆900和hpc晶圆1020垂直对准，从而使得hpc晶圆1020上的hpc ic 102的每个与eic晶圆1060上的eic 106组对准，其中eic 106组以矩形图案或基本矩形图案布置。因为eic 106的每个与pic 108中的一个垂直对准，所以hpc ic 102的每个也与pic晶圆1080上的pic 108组垂直对准。矩形图案中的eic 106或pic 108组的数量可以在约10和约100之间。
35.第一堆叠晶圆900至hpc晶圆1020可以通过混合接合或合适的直接接合工艺接合。示例性混合接合工艺可以包括清洁接合表面的清洁步骤、激活接合表面的表面激活步骤、晶圆至晶圆对准步骤和退火/接合步骤。在框208中的操作结束时，形成第二堆叠晶圆1000。第二堆叠晶圆1000包括pic晶圆1080、减薄的eic晶圆1060和hpc晶圆1020。
36.参考图10和图14，方法200包括框210，其中实施进一步工艺。这种进一步工艺可以包括开口形成工艺150以在pic 108的每个上形成光信号开口110、平坦化第二堆叠晶圆1000以暴露接触部件、在第二堆叠晶圆1000上形成再分布层、在再分布层上方形成凸块下金属(ubm)部件以及在ubm部件上方形成焊料凸块。在pic 108包括光栅耦合器的实施例中，实施开口形成工艺150以在pic 108的每个上形成光信号开口110。开口形成工艺150可以包括光刻步骤和蚀刻步骤。在示例性工艺中，在第二堆叠晶圆1000上方沉积一个或多个硬掩模。在一个或多个硬掩模上方沉积光刻胶层。在使用光刻技术图案化光刻胶层之后，然后使用图案化的光刻胶层作为蚀刻掩模来蚀刻一个或多个硬掩模。框210中的蚀刻工艺可以是各向异性干蚀刻工艺，该各向异性干蚀刻工艺可以包括使用氢、含氟气体(例如，cf4、nf3、sf6、ch2f2、chf3和/或c2f6)、含氯气体(例如，cl2、chcl3、ccl4和/或bcl3)、含溴气体(例如，hbr和/或chbr3)、含碘气体、其它合适的气体和/或等离子体和/或它们的组合。在需要最大冷却的一些可选实施例中，可以在框210中形成图4中所示的深光信号开口114。如下面所描述，深光信号开口114允许hpc ic 102位于第二堆叠晶圆1000的顶面上，该第二堆叠晶圆1000可以通过强制对流或者甚至水冷来接收冷却。在一些情况下，可以在hpc ic 102的顶面上形成散热器以散热。应该指出，开口形成工艺150在形成第二堆叠晶圆1000之后实施。在pic 108包括边缘耦合器的一些实施例中，可以省略开口形成工艺150。
37.框210中的操作也包括在第二堆叠晶圆1000上方形成再分布层。再分布层可以包括交替堆叠的一个或多个层间介电层和一个或多个图案化导电层。层间介电层可以包括氧化硅、正硅酸乙酯(teos)、氮化硅、氮氧化硅或其它合适的介电材料。图案化导电层可以是图案化铜层或其它合适的图案化金属层，并且图案化导电层可以通过电镀或沉积形成。但是，本发明不限于此。在一些实施例中，图案化导电层可以通过双重镶嵌方法形成。在形成深光信号开口114的实施例中，再分布层形成在pic衬底上。在使用边缘耦合器的实施例中，再分布层可以形成在hpc衬底或pic衬底上。
38.在形成再分布层之后，在再分布层上形成多个凸块下金属(ubm)部件。ubm部件机械接触再分布层中的最顶层的图案化导电层的顶面。在一些实施例中，ubm部件的材料可以包括铜、镍、钛、钨或它们的合金等，并且可以通过电镀工艺形成。在形成ubm部件之后，在管
芯100通过焊料凸块接合至pcb之前，在ubm部件上形成焊料凸块。在形成光信号开口110的实施例中，再分布层形成在hpc衬底上。
39.参考图10和图15，方法200包括框212，其中实施管芯切割工艺以将第二堆叠晶圆1000切割成管芯100。管芯切割工艺也可以称为分割工艺、划切工艺或晶圆划切工艺。管芯切割工艺可以包括使用机械刀片锯切、激光切割或合适的切割技术。框212中的管芯切割工艺跟踪hpc ic 102的每个以及与hpc ic 102垂直对准的eic 106或pic 108组的形状。如图15中所示，从第二堆叠晶圆1000切割的管芯100的每个包括三个堆叠衬底—hpc衬底、eic衬底和pic衬底。这三个衬底由半导体材料、半导体氧化物或半导体氮化物形成。eic 106之间或pic 108之间的间隔没有填充有模制材料或聚合填充材料。管芯100也可以称为半导体器件100。
40.图16示出了形成半导体器件101的方法300的流程图。方法300仅仅是实例，并不旨在将本发明限制为方法300中明确示出的内容。可以在方法300之前、期间和之后提供额外步骤，并且对于方法的额外实施例，可以替换、消除或移动所描述的一些步骤。为了简单的原因，本文并未详细描述所有步骤。下面结合图16至图20描述方法300，图16至图20示出了根据方法300的实施例处于制造的不同阶段的2层级堆叠晶圆的立体图。
41.参考图16和图17，方法300包括框302，其中形成eic晶圆1060和pic晶圆1080。在框302中，实施各个半导体制造工艺以形成eic晶圆1060和pic晶圆1080。eic晶圆1060包括多个eic 106。pic晶圆1080包括多个pic 108。eic 106成组出现，该组的每个以矩形图案或基本矩形图案布置。pic 108也成组出现，组的每个以对应于eic 106的图案的图案布置。这是为了确保当eic晶圆1060与pic晶圆1080垂直对准时，eic 106的每个上的接触部件的每个与pic 108中的一个上的对应接触部件垂直对准。当eic晶圆1060稍后通过混合接合而接合至pic晶圆1080时，eic 106的每个电和功能耦接至pic 108中的一个以形成光学引擎104。
42.eic 106的每个可以包括驱动器(drv)和跨阻放大器(tia)以驱动pic 108并且放大来自pic 108的电信号。在一些实施例中，eic 106可以包括多栅极晶体管和电阻器。pic 108的每个可以包括检测光信号的锗(ge)光电二极管或光传感器、接收或发射光信号的耦合器、波导、激光源和调制器。pic 108中的耦合器可以是光栅耦合器、边缘耦合器或合适的耦合器。边缘耦合器从pic的边缘接合光纤并且可以是锥形边缘耦合器或反向边缘耦合器。光栅耦合器从沿垂直方向(z方向)下降至pic的光纤接收光信号。为了提供电互连，pic衬底可以包括硅通孔(tsv)。
43.参考图16和图17，方法300包括框304，其中pic晶圆1080接合至eic晶圆1060以形成第一堆叠晶圆900，从而使得pic 108的每个与eic 106中的一个垂直对准。根据本发明，pic晶圆1080直接接合至eic晶圆1060而不使用焊料凸块。在一些实施例中，pic晶圆1080通过混合接合而接合至eic晶圆1060。示例性混合接合工艺可以包括提供高度平坦的接合表面的多个化学机械抛光(cmp)步骤、清洁接合表面的清洁步骤、激活接合表面的表面激活步骤、晶圆至晶圆对准步骤和退火/接合步骤。在框204中，pic晶圆1080与eic晶圆1060垂直对准，从而使得eic 106的每个可以电和功能耦接至pic 108中的一个。
44.参考图16和图18，方法300包括框306，其中减薄eic晶圆1060以暴露接触部件。在框306中，第一堆叠晶圆900经受平坦化工艺，诸如一个或多个化学机械抛光(cmp)工艺，以去除过量的衬底材料。平坦化工艺的目标是暴露eic晶圆1060上的接触部件。在框312中的
进一步工艺中，在暴露的接触部件上方形成电耦接至暴露的接触部件的再分布层。
45.参考图16和图19，方法300包括框308，其中实施进一步工艺。这种进一步的工艺可以包括开口形成工艺150以在pic 108的每个上形成光信号开口110、在第一堆叠晶圆900上形成再分布层、在再分布层上方形成凸块下金属(ubm)部件以及在ubm部件上方形成焊料凸块。在pic 108包括光栅耦合器的实施例中，实施开口形成工艺150以在pic 108的每个上形成光信号开口110。开口形成工艺150可以包括光刻步骤和蚀刻步骤。在示例性工艺中，在第二堆叠晶圆1000上方沉积一个或多个硬掩模。在一个或多个硬掩模上方沉积光刻胶层。在使用光刻技术图案化光刻胶层之后，然后使用图案化的光刻胶层作为蚀刻掩模来蚀刻一个或多个硬掩模。框308中的蚀刻工艺可以是各向异性干蚀刻工艺，该各向异性干蚀刻工艺可以包括使用氢、含氟气体(例如，cf4、nf3、sf6、ch2f2、chf3和/或c2f6)、含氯气体(例如，cl2、chcl3、ccl4和/或bcl3)、含溴气体(例如，hbr和/或chbr3)、含碘气体、其它合适的气体和/或等离子体和/或它们的组合。在pic 108包括边缘耦合器的一些可选实施例中，可以省略开口形成工艺150。
46.框308中的操作也包括在第一堆叠晶圆900上方形成再分布层。再分布层可以包括交替堆叠的一个或多个层间介电层和一个或多个图案化导电层。层间介电层可以包括氧化硅、正硅酸乙酯(teos)、氮化硅、氮氧化硅或其它合适的介电材料。图案化导电层可以是图案化铜层或其它合适的图案化金属层，并且图案化导电层可以通过电镀或沉积形成。但是，本发明不限于此。在一些实施例中，图案化导电层可以通过双重镶嵌方法形成。在使用边缘耦合器的实施例中，再分布层可以形成在hpc衬底或pic衬底上。
47.在形成再分布层之后，在再分布层上形成多个凸块下金属(ubm)部件。ubm部件机械接触再分布层中的图案化导电层的最顶层的顶面。在一些实施例中，ubm部件的材料可以包括铜、镍、钛、钨或它们的合金等，并且可以通过电镀工艺形成。在形成ubm部件之后，在ubm部件上形成焊料凸块。在形成光信号开口110的实施例中，再分布层形成在hpc衬底上。
48.参考图16和图20，方法300包括框310，其中对第一堆叠晶圆900实施管芯切割工艺以形成管芯101。管芯切割工艺也可以称为分割工艺、划切工艺或晶圆划切工艺。管芯切割工艺可以包括使用机械刀片锯切、激光切割或合适的切割技术。框310中的管芯切割工艺跟踪eic晶圆1060上的eic 106的矩形形状以及pic晶圆1080上的pic 108的矩形形状。如图20中所示，从第一堆叠晶圆900切割的管芯101的每个包括两个堆叠衬底—pic衬底和eic衬底。pic衬底和eic衬底由半导体材料、半导体氧化物或半导体氮化物形成。eic 106之间或pic 108之间的间隔没有填充有模制材料或聚合填充材料。管芯101也可以称为半导体器件101。
49.本发明的堆叠晶圆构造提供了益处。在根据本发明的示例性方法中，形成hpc晶圆、eic晶圆和pic晶圆并且在它们被切割成管芯之前通过混合接合直接彼此接合。eic晶圆上的eic与pic晶圆上的pic垂直对准并且电耦接至pic晶圆上的pic以形成光学引擎。光学引擎成组出现，该组以矩形图案布置。矩形图案的每个与hpc晶圆上的hpc ic垂直对准。每个hpc ic电和功能耦接至光学引擎组。hpc ic用作开关以控制光学引擎。本发明的堆叠晶圆构造最小化了开关和光学引擎之间的布线连接长度，从而减小了功耗并且最小化了热量生成。此外，晶圆级堆叠和集成减小了工艺复杂性。
50.在一方面中，本发明提供了方法。方法包括：形成包括多个电子集成电路(eic)的
第一晶圆；形成包括多个光子集成电路(pic)的第二晶圆；以及将第一晶圆接合至第二晶圆以形成第一堆叠晶圆。将第一晶圆接合至第二晶圆包括将多个eic的每个与多个pic中的一个垂直对准。
51.在一些实施例中，多个pic的每个包括光电二极管、波导和调制器。在一些实施方式中，多个eic没有光电二极管、波导和调制器。在一些情况下，接合包括通过混合接合将第一晶圆接合至第二晶圆。在一些实施例中，在将第一晶圆接合至第二晶圆之后，第一晶圆上的多个eic的每个电耦接至第二晶圆上的多个pic中的一个以形成光学引擎。在一些实施例中，方法还可以包括实施管芯切割工艺以将第一堆叠晶圆切割成多个管芯，多个管芯的每个包括多个光学引擎。在一些实施例中，方法还可以包括：形成包括多个高性能计算(hpc)ic的第三晶圆；将第三晶圆接合至第一堆叠晶圆以形成第二堆叠晶圆，从而使得多个hpc ic的每个电耦接至多个eic的若干eic；以及实施管芯切割工艺以将第二堆叠晶圆切割成多个管芯。在一些实施方式中，多个管芯的每个包括一个hpc ic、若干eic和若干pic。在一些实施例中，若干在约10和约100之间。在一些情况下，方法还包括蚀刻第一堆叠晶圆以在多个pic的每个上方形成光信号开口以暴露多个pic的每个中的光栅耦合器。
52.在另一方面中，本发明提供了方法。方法包括：形成包括多个电子集成电路(eic)的第一晶圆；形成包括多个光子集成电路(pic)的第二晶圆；形成包括多个高性能计算(hpc)ic的第三晶圆；将第一晶圆接合至第二晶圆以形成第一堆叠晶圆；将第一堆叠晶圆接合至第三晶圆以形成第二堆叠晶圆；以及蚀刻第二堆叠晶圆以在多个pic的每个上方形成光信号开口。
53.在一些实施例中，方法还可以包括：在将第一堆叠晶圆接合至第三晶圆之前，减薄第一堆叠晶圆。在一些实施方式中，将第一晶圆接合至第二晶圆以及将第一堆叠晶圆接合至第三晶圆包括使用混合接合。在一些情况下，将第一晶圆接合至第二晶圆包括将多个eic的每个与多个pic中的一个垂直对准。在一些实施例中，将第一堆叠晶圆接合至第三晶圆包括将hpc ic的每个与多个eic的若干eic垂直对准。在一些情况下，蚀刻第二堆叠晶圆包括从第三晶圆并且穿过第一晶圆蚀刻光信号开口，并且光信号开口终止于第二晶圆。在一些实施例中，方法还可以包括实施管芯切割工艺以将第二堆叠晶圆切割成多个管芯。多个管芯的每个包括一个hpc ic、多个eic的若干eic和多个pic的若干pic。在一些实施例中，方法还可以包括在印刷电路板(pcb)上接合多个管芯中的一个，从而使得hpc ic远离pcb定向。
54.在又一方面中，本发明提供半导体结构。半导体结构包括：第一衬底，包括一个高性能计算集成电路(hpc ic)；第二衬底，包括多个电子ic(eic)并且直接接合至第一衬底；以及第三衬底，包括多个光子集成电路(pic)并且直接接合至第二衬底。
55.在一些实施例中，第三衬底在多个pic中的相邻pic之间不包括模制材料。
56.上面概述了若干实施例的特征，使得本领域普通技术人员可以更好地理解本发明的方面。本领域普通技术人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域普通技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。