一种半导体器件的钝化膜制备方法、半导体器件及GCT器件与流程

一种半导体器件的钝化膜制备方法、半导体器件及gct器件
技术领域
1.本发明属于半导体制备技术领域，尤其涉及一种半导体器件的钝化膜制备方法、半导体器件及gct器件。


背景技术：

2.gct芯片j3结表面需要生长钝化膜薄膜，以保护表面不被沾污，同时起到固定自由电荷，以防止j3结表面击穿。
3.现有j3结表面钝化膜薄膜的制造工艺是采用热氧化工艺，通过干氧湿氧交替方式在1100℃下在整面晶圆上形成致密均匀的氧化膜，然后再通过湿法光刻工艺将光掩模的图形精确地复印到涂在sio2表面的光刻胶上，在光刻胶的保护下对待刻蚀的sio2进行选择性刻蚀，从而在j3结表面保留下所需的sio2钝化膜。
4.现有钝化膜工艺具有操作简单、工艺成熟、成本低廉、用时短等优点，但高温工艺一定程度上影响器件纵向结构的参数分布，同时湿法刻蚀工艺不可避免的存在横向腐蚀现象，且在腐蚀过程中由于气泡的存在及化学腐蚀液不能完全均匀地与硅片表面接触，容易导致腐蚀不均匀，因此在工艺操作过程中为保证完全腐蚀干净，一般采取适量过腐蚀方式以保证整面晶圆的完全腐蚀，从而导致横向腐蚀进一步恶化，甚至局部线宽损失超出标准。
5.因此现有钝化膜制作工艺很难实现线宽的精确控制及保证整晶圆所有区域线宽的合格。


技术实现要素：

6.为解决上述问题至少之一，本发明提供了一种半导体器件的钝化膜制备方法、半导体器件及gct器件。
7.本发明提供了一种半导体器件的钝化膜制备方法，所述方法包括：
8.在半导体器件基片上形成光刻掩膜层；
9.对所述光刻掩膜层光刻形成一个或多个刻蚀缺口，其中所述刻蚀缺口的开口面积小于底面积或者剩余光刻掩膜层的刻蚀形成的刻蚀面所在的平面与光刻掩膜层表面所在的平面形成锐角；
10.在形成有所述刻蚀缺口的半导体器件基片上沉积隔离物质，形成不连续的钝化膜；
11.剥离所述光刻掩膜层。
12.进一步地，所述刻蚀缺口的截面呈倒“八”字形。
13.进一步地，所述一个或多个刻蚀缺口的开口为条形、矩形、圆形、椭圆形和/或不规则形状。
14.进一步地，所述掩膜层为光刻胶层。
15.进一步地，所述在形成有所述刻蚀缺口的半导体器件基片上沉积隔离物质，具体为通过icpcvd在低温条件下沉积隔离物质。
16.进一步地，所述隔离物质为为能够起到钝化作用的物质。
17.进一步地，所述物质为sio2或si3n4。
18.进一步地，所述低温条件为，温度在80-400℃之间。
19.进一步地，所述通过icpcvd在低温条件下沉积隔离物质时，沉积设备的rf功率为0-600w、sih4流量为5-50ml/min。
20.本发明还提供了一种半导体器件，所述半导体器件包括钝化膜，其中，
21.所述钝化膜由上述任一所述的制备方法制得。
22.本发明还提供了一种gct器件，所述gct器件包括阴极、门极和钝化膜，其中，所述钝化膜位于阴极窗口和门极窗口之间，所述钝化膜由上述任一所述的制备方法制得。
23.与现有技术相比，本发明具有如下优点：
24.通过在光刻掩膜层上设置开口面积小于底面积的刻蚀缺口，能够更好地解决现有技术中钝化膜制作工艺很难实现线宽的精确控制及保证整个晶圆所有区域线宽的合格的问题；
25.对刻蚀缺口处理，使得在半导体器件上形成了不连续的钝化膜，这种方式适宜于剥离的操作处理；
26.采用了icpcvd的沉积方法，所以能够在低温(例如80-400℃)环境下沉积钝化物质。
27.本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所指出的结构来实现和获得。
附图说明
28.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
29.图1示出了根据本公开实施例的一种半导体器件的钝化膜制备方法基本流程图；
30.图2示出了根据本公开实施例的在晶圆表面制备钝化膜的结构示意图；
31.图3示出了根据本公开实施例的形成一种刻蚀缺口的晶圆俯视示意图；
32.图4示出了根据本公开实施例的形成另一种刻蚀缺口的晶圆俯视示意图；
33.图5示出了根据本公开实施例的制作gct半导体器件的钝化膜流程示图。
具体实施方式
34.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地说明，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
35.图1示出了根据本公开实施例的一种半导体器件的钝化膜制备方法基本流程图。如图1所示，本公开的半导体器件的钝化膜的制备方法主要包括，形成光刻掩膜层；然后在
该光刻掩膜层上形成一个或多个刻蚀缺口，对于该缺口的要求是开口面积或大小要小于其底部的面积或大小，或者剩余光刻掩膜层的刻蚀形成的刻蚀面所在的平面与光刻掩膜层表面所在的平面形成锐角。这样在沉积sio2等隔离物质形成钝化膜后，钝化膜是不连续的，为下一步的剥离步骤提供好的剥离基础；在形成有所述刻蚀缺口的半导体器件基片上进行沉积隔离物质的操作，形成不连续的钝化膜；最后剥离所述光刻掩膜层。通过这种准备方法，与晶圆等半导体器件的表面紧密接触的钝化膜保留了下来，从而获得钝化膜薄膜。
36.下面以在晶圆表面上制备钝化膜为例进行示例性说明。如图2，示出了根据本公开实施例的在晶圆表面制备钝化膜的结构示意图，
37.对晶圆等基片的表面进行洁净处理。本公开实施例中，可以通过清洗溶液对晶圆表面进行清洗，清洗溶液可以为包括氢氧化铵、过氧化氢、水和螯合剂的清洗液。本公开并不限于清洗溶液的选择，只要能够对晶圆表面的清洗实现晶圆表面的洁净即可。
38.在洁净的晶圆等基片的表面上涂覆光刻胶，形成光刻掩膜层，也为光刻胶层。本公开实施例中，可以采用正性光刻胶和负性光刻胶，示例性地，包括g线/i线光刻胶、krf光刻胶、arf光刻胶、euv光刻胶等。需要说明的是，本公开中并不限于光刻胶的种类，只要能够实现在洁净晶圆表面上涂覆的光刻胶形成光刻掩膜层即可。本公开实施例中，涂覆光刻胶，该光刻胶的厚度可以根据实际工艺要求来调整涂覆以控制光刻胶形成的掩膜层的厚度，例如光刻掩膜层的厚度可以设置为15k埃。
39.通过曝光、烘烤、显影、后烘烤等不同工艺对上述形成的掩膜层进行处理。为了使得最终形成的钝化膜是不连续的，所以本公开实施例中，对基片上光刻胶处理中，要注意使得去除部分光刻胶后，剩余邻近部分光刻胶形成的开口的面积或大小要小于其底部与基片接触部分之间的面积或大小，即对所述光刻掩膜层光刻后，形成一个或多个刻蚀缺口，这些刻蚀缺口的开口面积或大小要小于底面积或大小，例如本公开可以通过实现光刻胶截面的倾斜方式，即光刻胶上表面与切面形成锐角的方式实现刻蚀缺口的开口面积或大小要小于底面积或大小，也可以通过其他方式上表面与截面先保持不定角度，越靠近基片的空间面积越大的方式。如图2所示，处理后在晶圆等基片表面指定区域上得到呈倒“八”字形光刻胶侧剖面几何图形。需要说明的是本公开实施例中，并非仅仅限于倒“八”字形光刻胶侧剖面几何图形，主要使得最终形成的钝化膜是不连续的状态即可适用于本公开内容。
40.图3示出了根据本公开实施例的形成刻蚀缺口的晶圆俯视示意图。如图3所示，在基片上形成了多个框形的缺口。但需要说明的是，本公开并非限于中框形的缺口结构，缺口的开口可以为条形、矩形、圆形、椭圆形和/或不规则形状等形状，只要适用于具体的半导体器件的位置、形状要求均可适用于本公开内容。如图4示出了根据本公开实施例的形成长条形状的刻蚀缺口的晶圆俯视示意图。
41.沉积隔离物质，形成不连续的钝化膜。本公开实施例中，可以通过icpcvd(inductively coupled plasma chemical vapour deposition，电感耦合等离子体化学气相沉积)方法在在例如80-400℃的低温环境下沉积能够起到钝化作用的物质，例如采用sio2或si3n4之类的在低温沉积后能够形成的起钝化作用的薄膜的物质。本公开实施例中采用了icpcvd方法，在本公开中采用该icpcvd方法能够在80-400℃的低温环境下进行沉积，相比于现有技术中采用高温的工艺，对于器件纵向结构的参数分布的影响较小，而且相比于湿法刻蚀，抗腐蚀性更好、钝化膜与基片的接触更好。本公开实施例中，隔离物质采用了
氧化硅物质等，例如二氧化硅sio2，也可以使用si3n4之类的在低温沉积后能够形成的起钝化作用的薄膜的物质。本公开实施例中以sio2为例进行示例性说明，但并非仅仅限于这种物质。基于这种二氧化硅的隔离物质，形成了sio2层的钝化膜。如图2所示，在形成有缺口的基片上沉积sio2后，分别在光刻胶形成的光刻掩膜层上、光刻掩膜层之间的窗口中的基片上形成了钝化膜。并且由于本公开中，由于设计刻蚀缺口的开口与底部的大小关系，使得sio2材质的钝化膜是不连续的。
42.本公开实施例中，采用icpcvd沉积sio2的方法，可通过沉积设备的射频rf功率大小及sih4的流量，来控制sio2薄膜的致密性及内应力。本公开实施例中，沉积设备的射频rf功率可以设置在0-600w之间，sih4的流量设置在5-50ml/min之间。相较于热氧化工艺能够可控地生成更为致密的sio2薄膜，因此能够更为有效起到固定自由电荷防止半导体的例如j3结表面击穿的作用。
43.剥离所述光刻掩膜层。本公开实施例中，采用剥离的方式去除光刻掩膜层，这种方式非常方便。由于钝化膜层是不连续的，在光刻掩膜层上有一部分、在基片上有一部分，通过剥离去除光刻掩膜层的方式，在光刻掩膜层的钝化膜层被剥离，而在基片上紧密接触的钝化膜被保留了下来。
44.本发明的这种设计方式，由于能够精确控制光刻掩膜层的图案、而且形成的钝化膜层不连续，所以能够更加方便保留需要的钝化膜并精确地控制及保证晶圆所有区域的线宽的和合格。
45.而且由于sio2材质的钝化膜的图形线宽、尺寸以及大小等完全由光刻胶曝光后缺口或窗口区域决定,而不是由sio2刻蚀工艺决定,所以本公开能够很好地解决横向腐蚀及均匀性问题，在微米、亚微米范围内可以实现精确的掩膜图形的转移和优良的线宽控制。图3中示出了玻璃光刻掩膜层后，在基片上保留下来的钝化膜层，从图3中可以看出剩余的、与基片贴合的钝化膜层保留了下来。
46.需要说的是，本公开实施例中以图3的基片为例进行示例性说明本公开的钝化膜制备方法，但并非仅仅限于基片，任何半导体器件中均可适用于本公开的这种钝化膜制备方法。
47.gct需要在阴极窗口与门极窗口间制作sio2钝化层，以保护n+阴极与p+门极形成的j3表面不被沾污，同时固定自由电荷，防止j3结表面击穿。在上述半导体器件的钝化膜制备方法的基础上，本公开以gct(门极换流晶闸管)半导体器件为例进行进一步示例性说明。
48.例如一些gct半导体器件一般包括引出阳极(anode)的p+发射极、与p+发射极贴合的n+缓冲层、与n+缓冲层相贴合的n型漂移区以及n+发射极，这种gct半导体器件能够在动态关断过程与静态阻断过程中通过n型漂移区承受主要的阳极、阴极间的电压差。在图5所示出的根据本公开实施例的制作gct半导体器件的钝化膜流程示图中，gct半导体器件从上到下包括n+发射极、p+基层、p-基层、n基层、n缓冲层以及p+阳极。但需要说明的是，本公开并非限于gct半导体器件的具体结构。
49.如图5所示，首先在gct半导体器件上，该gct半导体器件可以具有阴极和门极，示例性例如对n+发射极、p+基层上表面进行洁净处理，然后涂覆一定厚度的光刻胶，形成光刻胶层，该光刻胶层完整地覆盖了整个的表面，包括完整地覆盖了n+发射极和p+基层的整个上表面。
50.进一步地，通过曝光、烘烤、显影、后烘烤等不同工艺对在上述gct表面上形成的掩膜层进行处理，处理后的光刻胶层形成有多个缺口。如图5可以看出，通过设置对于光刻胶层的刻蚀处理，在n+发射极的上表面和p+基层的上表面之间形成缺口(示例性如图中n+发射极两侧弯弧处部分、p+基层边缘部分)。这些刻蚀缺口的开口面积或大小小于底面积或大小。如上述制备钝化膜的方法所述，可以通过倾斜刻蚀使得光刻胶层上表面与刻蚀面形成锐角的方式，达到刻蚀缺口的开口面积或大小小于底面积或大小的结果。本公开并非仅仅限于此，只要实现刻蚀缺口的开口面积或大小小于底面积或大小即可。图5中示出了一种倒“八”字形光刻胶侧剖面几何图形的方式，但并非限于此。本公开实施中，通过这种方式实现了光刻掩膜层的不连续结构，为后续的剥离步骤提供了基础。
51.在上述覆有不连续的光刻掩膜层的gct器件上沉积诸如sio2物质的隔离物质。由于光刻掩膜层具有一定的厚度，而其开口处的面积小于与gct芯片接触的面积，所以沉积隔离物质后，会形成不连续的sio2材质的钝化膜。有光刻胶层的部分，钝化层附着到光刻胶层上，缺口部分，钝化层附着到gct表面上，如图5所示，在n+发射极和p+基层之间的窗口部分的gct芯片表面附着有二氧化硅材质的钝化层，而在n+发射极位置的表面上的光刻掩膜层上、p+基层位置的表面上的光刻掩膜层上附着有钝化层。附着在gct芯片表面上的钝化层和附着在光刻掩膜层上的钝化层是不连续的。
52.本公开实施例中，可以通过icpcvd方法实现上述沉积步骤。在利用icpcvd方法进行沉积的过程中，可以将温度控制在80-400℃之间，这在沉积中是一种低温的沉积方法。同时，在沉积过程中，可以控制沉积设备的射频rf功率和sih4流量。示例性，可以将设备的射频rf功率和sih4流量设置在0-600w、5-50ml/min。本公开实施中，在icpcvd沉积过程中通过对射频rf功率和sih4流量的控制提高了二氧化硅钝化膜的薄膜致密性及内应力，相较于热氧化工艺能够可控地生成更为致密的sio2薄膜，因此形成的最终形成的gct器件，能够达到更为有效起到固定自由电荷防止j3结表面击穿的作用。
53.最后，通过剥离的处理方式将所述光刻掩膜层从gct器件上剥离。由于钝化层是不连续的，所以剥离光刻掩膜层后，光刻掩膜层上的二氧化硅钝化层一并被去除了，而在gct表面上附着的钝化层被保留了下来。从附图5中可以看出，在n+发射极两侧保留有钝化层，使得n+发射极位置处形成了阴极窗口；在p+基层两侧同样保留有钝化层，使得p+基层位置处形成了门极窗口。
54.尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。