一种LED外延结构及其制备方法、LED芯片与流程

一种led外延结构及其制备方法、led芯片
技术领域
1.本发明涉及发光二极管领域，尤其涉及一种led外延结构及其制备方法、led芯片。


背景技术：

2.近来年，iii-v族氮化物由于其优异的物理和化学特性(禁带宽度大、击穿电场高、电子饱和迁移率高等)，在电学、光学领域受到广泛的关注与应用，比如目前市场上炙手可热的蓝绿光显屏产品，以及新冠疫情后热捧的紫外光杀菌消毒模组等。然而现实应用中由于材料、结构以及工艺的限制，各类新兴led产品大规模应用依旧存在许多问题，比如电子束缚不足导致的溢流严重；空穴注入效率低，限制了发光效率的进一步提升；大晶格失配带来的强极化场等等，这些都阻碍了载流子在有源区的高效复合，给led大规模商业化带来了巨大的挑战。因此，减小电子泄露、增加空穴注入效率、削弱强极化电场、促进载流子在有源区的高效复合，成为提升led发光效率的关键。
3.目前已有的量子垒结构设计，在量子垒之间生长插入层(algan、alingan)或采用台阶量子垒，目的都是提高导带势垒高度，减小电子溢流，从而提高发光效率。然而，量子垒插入层/台阶垒虽然是利用高势垒起到电子阻挡的作用，但同时高势垒在一定程度上阻碍了空穴注入；此外插入层与gan的晶格失配过大，不可避免的影响后续mqw晶体生长质量，降低器件的可靠性等。
4.有鉴于此，本发明人专门设计了一种led外延结构及其制备方法、led芯片，本案由此产生。


技术实现要素：

5.本发明的目的在于提供一种led外延结构及其制备方法、led芯片，以减少电子溢流从而提升led的发光效率。
6.为了实现上述目的，本发明采用的技术方案如下：
7.一种led外延结构，包括：
8.衬底，及依次层叠于所述衬底表面的n型半导体层、mqw层、最后一个量子垒层以及p型半导体层；
9.其中，所述mqw层包括沿第一方向交替层叠生长的量子垒和量子阱，所述量子垒包括若干组ingan/gan/algan层，以形成对电子的层级散射和反生长方向的极化电场；所述第一方向垂直于所述衬底，且由所述衬底指向所述n型半导体层。
10.优选地，所述量子垒的两接触面分别设有gan层。
11.优选地，在所述n型半导体层和mqw层之间设有保护层，且所述保护层包括交替堆叠的第二n型gan层和ugan层。
12.优选地，所述第二n型gan层的n型掺杂浓度小于所述n型半导体层的n型掺杂浓度。
13.优选地，最后一个量子垒层包括gan-algan-aln复合层状结构。
14.优选地，在所述最后一个量子垒层中，所述gan层的厚度不小于所述algan层的厚
度。
15.优选地，在所述最后一个量子垒层中，所述aln层的厚度不大于所述algan层的厚度。
16.优选地，所述n型半导体层包括若干组n型掺杂的algan/gan层。
17.本发明还提供了一种led外延结构的制备方法，包括：
18.提供一衬底；
19.在所述衬底表面依次生长n型半导体层、保护层、mqw层、最后一个量子垒层以及p型半导体层；
20.其中，所述mqw层包括沿生长方向交替层叠生长的量子垒和量子阱，所述量子垒包括若干组ingan/gan/algan层，以形成反生长方向的极化电场
21.所述量子垒的两接触面分别设有gan层。
22.优选地，所述保护层包括交替堆叠的第二n型gan层和ugan层；且所述第二n型gan层的n型掺杂浓度小于所述n型半导体层的n型掺杂浓度；
23.所述n型半导体层包括若干组n型掺杂的algan/gan层；
24.所述最后一个量子垒层包括gan-algan-aln复合层状结构。
25.优选地，在通过所述ingan/gan/algan层，实现量子垒中in组分间断式生长的过程中，保持h2的并入，且in和h2的并入呈相反的状态。
26.本发明还提供了一种led芯片，包括；
27.上述任一项所述的led外延结构；
28.n型电极，所述n型电极与所述n型半导体层形成欧姆接触；
29.p型电极，所述p型电极与所述p型半导体层形成欧姆接触。
30.经由上述的技术方案可知，本发明提供的led外延结构，其mqw层包括沿第一方向交替层叠生长的量子垒和量子阱，且所述量子垒包括若干组ingan/gan/algan层，进一步地，所述量子垒的两接触面分别设有gan层；通过ingan/gan/algan层对电子产生多级散射，减小电子迁移速率，增加电子被mqw俘获的几率；同时，在ingan/gan/algan的层与层之间形成反生长方向的极化电场(p
→
n)，对空穴产生多级加速，对电子减速，增加空穴的注入效率，减少电子溢流，从而平衡载流子分布，增加辐射复合速率，提高发光效率。
31.其次，在所述n型半导体层和mqw层之间设有保护层，且所述保护层包括交替堆叠的第二n型gan层和ugan层，进一步地，所述第二n型gan层的n型掺杂浓度小于所述n型半导体层的n型掺杂浓度。实现n型半导体层和mqw层的n型掺杂过渡(高掺-低掺-不掺)；同时，还可增加led的抗静电击穿能力，以提升器件的整体可靠性。
32.然后，通过设置最后一个量子垒层包括gan-algan-aln复合层状结构，基于该结构，一方面，可形成较高的势垒梯度以减少电子溢流；另一方面，可实现相对较薄的厚度，如此有利于空穴通过隧穿进入mqw层；然后，可移除后面的电子阻挡层，削弱电子阻挡层与最后一个量子垒层的能带弯曲，减小价带势垒高度，增加空穴注入，尤其是小电流注入下，增加空穴注入的有益效果要大于对电子的阻挡效果。
33.本发明还提供了一种led外延结构的制备方法，在实现上述技术效果的同时，其操作简单，易于实现。
34.进一步地，本发明提供的一种led外延结构的制备方法，在通过所述ingan/gan/
algan层，实现量子垒中in组分间断式生长的过程中，保持h2的并入，且in和h的并入呈相反的状态。在一个实施例中，通过渐变通h的方式实现h2的并入。由于h2不利于in的并入，因此采取渐变通h目的，在修饰ingan-gan的界面让整个界面更加平滑，过渡更自然的同时；亦能减少ingan层in团簇的形成，提升整个量子垒的晶体质量。
35.本发明还提供了一种led芯片，利用前述的led外延结构所形成，结构简单且很好地提高了led芯片的发光效率及其可靠性。
附图说明
36.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
37.图1为本发明实施例所提供的led外延结构的结构示意图；
38.图2为本发明实施例所提供的mqw层的结构示意图；
39.图3为本发明实施例所提供的n型半导体层的结构示意图；
40.图4为本发明实施例所提供的保护层的结构示意图；
41.图5为本发明实施例所提供的最后一个量子垒层的结构示意图；
42.图6为本发明实施例所提供的量子垒的生长控制方式示意图；
43.图中符号说明：1、衬底，2、缓冲层，3、非故意掺杂层，
44.4、n型半导体层，41、n型掺杂的algan层，42、n型掺杂的gan层；
45.5、保护层，51、第二n型gan层，52、ugan层；
46.6、mqw层，60、gan层，61、量子垒，61.1、ingan层，61.2、gan层，61.3、algan层，62、ingan量子阱；
47.7、最后一个量子垒层，71、gan层，72、algan层，73、aln层；
48.8、p型半导体层。
具体实施方式
49.为使本发明的内容更加清晰，下面结合附图对本发明的内容作进一步说明。本发明不局限于该具体实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
50.如图1、图2所述，一种led外延结构，包括：
51.衬底1，及依次层叠于所述衬底1表面的n型半导体层4、mqw层6、最后一个量子垒层以及p型半导体层；
52.其中，所述mqw层6包括沿第一方向交替层叠生长的量子垒和量子阱，所述量子垒包括若干组ingan/gan/algan(61.1、61.2、61.3)层，以形成对电子的层级散射和反生长方向的极化电场；所述第一方向垂直于所述衬底1，且由所述衬底1指向所述n型半导体层4。
53.值得一提的是，衬底1的类型在本实施例中不受限制，例如，衬底1包括蓝宝石、碳化硅、硅、氮化镓、氮化铝中的任意一种。另外，n型半导体层4、p型半导体层的类型也可以不受限制，例如，n型半导体层4可以是但不限于氮化镓层，相应地，p型半导体层可以是但不限
于氮化镓层。
54.进一步的，基于本发明上述实施例，所述量子垒的两接触面分别设有gan层60。
55.进一步的，基于本发明上述实施例，如图4所示，在所述n型半导体层4和mqw层6之间设有保护层，且所述保护层包括交替堆叠的第二n型gan层51和ugan层52。
56.进一步的，基于本发明上述实施例，所述第二n型gan层51的n型掺杂浓度小于所述n型半导体层4的n型掺杂浓度。
57.进一步的，基于本发明上述实施例，如图5所示，最后一个量子垒层包括gan-algan-aln复合层状结构(71、72、73)。
58.进一步的，基于本发明上述实施例，在所述最后一个量子垒层中，所述gan层的厚度71不小于所述algan层72的厚度。
59.进一步的，基于本发明上述实施例，在所述最后一个量子垒层中，所述aln层73的厚度不大于所述algan层72的厚度。
60.进一步的，基于本发明上述实施例，如图3所示，所述n型半导体层4包括若干组n型掺杂的algan/gan层(41、42)。
61.本发明实施例还提供了一种led外延结构的制备方法，包括：
62.s01、提供一衬底1；
63.在该步骤中，衬底11包括但不限于蓝宝石衬底11。
64.s02、在所述衬底1表面生长缓冲层2、非故意掺杂层3和n型半导体层4，所述n型半导体层4包括若干组n型掺杂的algan/gan层；
65.在该步骤中，将衬底1放入mocvd反应室中，在1100℃左右的温度环境下，通入高纯氢气氢化5分钟左右，然后降温至960℃左右，通入al源和n源生长10nm左右厚度的未掺杂的aln缓冲层2。
66.继续升温至1050℃-1100℃，关闭al源，通入tmga源，生长2.0μm-2.5μm的未掺杂的gan层，其目的是通过生长高质量的非故意掺杂层3，以减小蓝宝石衬底1与后续生长膜层材料之间的晶格失配。
67.接着再通入al源，环境温度为980℃-1020℃，生长algan层，生长厚度为10nm-20nm左右；关闭al源，通入硅烷，生长5nm-10nm左右，掺杂n型掺杂剂(如si元素)的gan层，掺杂浓度为5*10
18
cm-3-10*10
18
cm-3
；这两层交替生长，形成10-20个周期，最终获得n型掺杂algan/gan(41、42)的n型半导体层4。
68.s03、在n型半导体层4的表面形成保护层，且所述保护层包括交替堆叠的第二n型gan层51和ugan层52；进一步的，本实施例中，所述第二n型gan层51的n型掺杂浓度小于所述n型半导体层4的n型掺杂浓度；
69.基于上述步骤s02，减少n型掺杂剂(如si元素)的流量，生长低掺gan(如：掺杂浓度小于5*10
17
cm-3
)即第二n型gan层51，生长厚度为10-20nm；关闭si，对应的生长10-20nm不掺杂的ugan，重复上述操作，交替生长4-8周期的第二n型gan层51和ugan层52。如此，实现n型半导体层4和mqw层6的n型掺杂过渡(高掺-低掺-不掺)；同时，还可增加led的抗静电击穿能力，以提升器件的整体可靠性。
70.s04、在保护层的表面形成mqw层6；其中，mqw层6包括沿生长方向交替层叠生长的量子垒和量子阱，所述量子阱包括ingan层62；所述量子垒包括若干组ingan/gan/algan
(61.1、61.2、61.3)层，且所述量子垒的两接触面分别为gan层60；
71.该步骤中，如图6所示，首先，通入ga源和n源，生长1-3nm厚的表面gan层60；接着开始通入in源，通入时间为t0，生长ingan层61.1；再关闭in源，通入ga源，通入时间t1，生长gan层61.2；通入al源，通入时间为t2，生长algan层61.3，一个循环周期为t＝t0+t1+t2，依次交替生长，生长3-5周期的ingan/gan/algan层(61.1、61.2、61.3)，厚度为m，随后关闭in源，继续生长1-3nm厚的另一表面gan层60，从而形成一个完整的量子垒(qb)，且其总厚度介于10-20nm之间，包括端点值。进一步的，基于本发明上述实施例，在通过所述ingan/gan/algan层(61.1、61.2、61.3)，实现量子垒中in组分间断式生长的过程中，保持h2的并入，且in和h的并入呈相反的状态。在一个实施例中，通过渐变通h的方式实现h2的并入。由于h2不利于in的并入，因此采取渐变通h目的，在修饰ingan-gan的界面让整个界面更加平滑，过渡更自然的同时；亦能减少ingan层in团簇的形成，提升整个量子垒的晶体质量；
72.接着再生长2-4nm ingan量子阱62；
73.重复以上周期，生长5-10周期，构成mqw层6。
74.s05、在mqw层6的表面形成最后一个量子垒层；最后一个量子垒层包括gan-algan-aln复合层状结构(71、72、73)；且，所述gan层71的厚度不小于所述algan层72的厚度；所述aln层73的厚度不大于所述algan层72的厚度。
75.在该步骤中，关闭in源，先生长一层gan层71；
76.然后通入al源，生长algan层72；
77.最后关掉ga源，生长一层薄的aln层73，得以形成最后一个量子垒层；
78.且，最后一个量子垒层的厚度为10-15nm，其中，gan层的厚度为5-10nm，aln层的厚度不大于algan层的厚度。
79.s06、在最后一个量子垒层的表面形成p型半导体层8；
80.在该步骤中，将温度调整至900-1000℃，通入tmga源、氮源、二茂镁生长p型gan层，厚度为100-150nm，掺杂浓度为5*10
18
cm-3
至10*10
18
cm-3
；最终得以形成p型半导体层。
81.本发明实施例还提供了一种led芯片，包括；
82.上述任一项所述的led外延结构；
83.n型电极，所述n型电极与所述n型半导体层4形成欧姆接触；
84.p型电极，所述p型电极与所述p型半导体层形成欧姆接触。
85.经由上述的技术方案可知，本发明提供的led外延结构，其mqw层6包括沿第一方向交替层叠生长的量子垒和量子阱，且所述量子垒包括若干组ingan/gan/algan层，进一步地，所述量子垒的两接触面分别设有gan层；通过ingan/gan/algan层对电子产生多级散射，减小电子迁移速率，增加电子被mqw俘获的几率；同时，在ingan/gan/algan的层与层之间形成反生长方向的极化电场(p
→
n)，对空穴产生多级加速，对电子减速，增加空穴的注入效率，减少电子溢流，从而平衡载流子分布，增加辐射复合速率，提高发光效率。
86.其次，在所述n型半导体层4和mqw层6之间设有保护层，且所述保护层包括交替堆叠的第二n型gan层51和ugan层52，进一步地，所述第二n型gan层51的n型掺杂浓度小于所述n型半导体层4的n型掺杂浓度。实现n型半导体层4和mqw层6的n型掺杂过渡(高掺-低掺-不掺)；同时，还可增加led的抗静电击穿能力，以提升器件的整体可靠性。
87.然后，通过设置最后一个量子垒层包括gan-algan-aln复合层状结构，基于该结
构，一方面，可形成较高的势垒梯度以减少电子溢流；另一方面，可实现相对较薄的厚度，如此有利于空穴通过隧穿进入mqw层6；然后，可移除后面的电子阻挡层，削弱电子阻挡层与最后一个量子垒层的能带弯曲，减小价带势垒高度，增加空穴注入，尤其是小电流注入下，增加空穴注入的有益效果要大于对电子的阻挡效果。
88.本发明还提供了一种led外延结构的制备方法，在实现上述技术效果的同时，其操作简单，易于实现。
89.进一步地，本发明提供的一种led外延结构的制备方法，在通过所述ingan/gan/algan层，实现量子垒中in组分间断式生长的过程中，保持h2的并入，且in和h的并入呈相反的状态。在一个实施例中，通过渐变通h的方式实现h2的并入。由于h2不利于in的并入，因此采取渐变通h目的，在修饰ingan-gan的界面让整个界面更加平滑，过渡更自然的同时；亦能减少ingan层in团簇的形成，提升整个量子垒的晶体质量。
90.本发明还提供了一种led芯片，利用前述的led外延结构所形成，结构简单且很好地提高了led芯片的发光效率及其可靠性。
91.本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
92.还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
93.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本技术。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本技术的精神或范围的情况下，在其它实施例中实现。因此，本技术将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。