一种系统堆叠3D封装结构及其制备方法与流程

一种系统堆叠3d封装结构及其制备方法
技术领域
1.本发明涉及半导体封装技术领域，特别是涉及一种系统堆叠3d封装结构及其制备方法。


背景技术：

2.随着科技的进步，由于终端使用者希望他们使用的设备更小、更快、更节能、性能更高，电子终端产品的小型化和多功能化成为产业发展的大趋势，如何将多个不同种类的高密度芯片集成封装在一起构成一个功能强大且体积功耗小的系统或者子系统，成为半导体芯片先进封装领域的一大挑战。
3.系统级封装技术作为新兴异质集成技术，成为越来越多芯片的封装形式，它将多种功能芯片和元器件集成在一个封装体内，从而实现一个基本完整的功能，具有开发周期短，功能更多，功耗更低，性能更优良，体积更小等优点。随着对封装组件及功能越来越高的要求，本技术提供一种超高集成系统级封装，提升功能密度，缩短互联长度，具有相容性高、集成度高、低功耗及低时间延迟等优势。


技术实现要素：

4.鉴于现有技术对封装结构功能更多、功耗更低、性能更优良、体积更小的不断追求，本发明的目的在于提供一种系统堆叠3d封装结构及其制备方法，用于解决现有技术中功能有限、集成度低、功耗偏高等问题。
5.为实现上述目的及其他相关目的，本发明提供一种系统堆叠3d封装结构的制备方法，所述系统堆叠3d封装结构的制备方法至少包括以下步骤：
6.提供第一晶圆，于所述第一晶圆上形成第一介质层及位于所述第一介质层中的第一金属垫，所述第一金属垫与所述第一晶圆电连接，封装划片形成第一芯片；
7.提供一系统晶圆，于所述系统晶圆上形成第二介质层及位于所述第二介质层中的第二金属垫，所述第二金属垫与所述系统晶圆电连接；
8.于所述第二金属垫上形成金属柱；
9.通过所述第一金属垫和所述第二金属垫对应键合、所述第一介质层和所述第二介质层对应键合的混合键合方式，将所述第一芯片键合至所述系统晶圆上；
10.形成塑封层，所述塑封层包覆所述第一芯片、所述金属柱与所述第二介质层，并显露所述金属柱表面；
11.于所述塑封层表面形成重新布线层，所述重新布线层包括介质层及位于所述介质层中且与所述金属柱电连接的金属布线层，于所述金属布线层远离所述金属柱的表面上形成外接接口。
12.优选地，所述金属柱位于侧边的所述第二金属垫上。
13.优选地，所述第一晶圆正面具有第一信号接口，所述第一信号接口电连接所述第一金属垫，所述第一金属垫的排布与所述第一信号接口的排布不同；所述系统晶圆正面具
有第二信号接口，所述第二信号接口电连接所述第二金属垫，所述第二金属垫的排布与所述第二信号接口的排布不同。
14.优选地，所述第一金属垫之间的间距小于5μm，所述第二金属垫之间的间距小于5μm。
15.优选地，所述金属布线层的形成材料包括铜、铝、钛、镍中的一种或组合，所述金属布线层包括单层或多层结构。
16.优选地，形成外接接口后还包括减薄和平坦化处理所述系统晶圆衬底的步骤。
17.本发明还提供一种系统堆叠3d封装结构，所述系统堆叠3d封装结构至少包括：
18.系统晶圆；
19.第二介质层和第二金属垫，形成于所述系统晶圆上，所述第二金属垫位于所述第二介质层中且与所述系统晶圆电连接；
20.金属柱，形成于所述第二金属垫上且与所述第二金属垫电连接；
21.第一芯片；
22.第一介质层和第一金属垫，形成于所述第一芯片上，所述第一金属垫位于所述第一介质层中且与所述第一芯片电连接，所述第一介质层和所述第二介质层对应键合，所述第一金属垫与所述第二金属垫对应键合；
23.塑封层，所述塑封层包覆所述第一芯片、所述金属柱与所述第二介质层，并显露所述金属柱表面；
24.重新布线层，形成于所述塑封层表面上，所述重新布线层包括介质层及位于所述介质层中且与所述金属柱电连接的金属布线层；
25.外接接口，形成于远离所述金属柱的所述金属布线层表面。
26.优选地，所述金属柱位于侧边的所述第二金属垫上。
27.优选地，所述第一晶圆正面具有第一信号接口，所述第一信号接口电连接所述第一金属垫，所述第一金属垫的排布与所述第一信号接口的排布不同；所述系统晶圆正面具有第二信号接口，所述第二信号接口电连接所述第二金属垫，所述第二金属垫的排布与所述第二信号接口的排布不同。
28.优选地，所述第一金属垫之间的间距小于5μm，所述第二金属垫之间的间距小于5μm。
29.如上所述，本发明的一种系统堆叠3d封装结构及其制备方法，具有以下有益效果：所述系统堆叠3d封装结构将多种第一芯片通过混合键合的方式键合至系统晶圆上，通过金属柱为封装系统提供电力的传输，在一片封装晶片中实现完整功能或多功能的系统级封装，从而突破现有技术中实现特定功能的标准封装，完成一种超高集成系统级封装，灵活性高，具有广泛的相容性；通过第一介质层与第一金属垫组成的第一重布线层，所述第一芯片正面的第一信号接口重新布局，以使所述第一信号接口经由所述第一重布线层电连接至所述第一金属垫，其中所述第一金属垫的排布与所述第一信号接口的排布不同；系统晶圆的第二介质层与第二金属垫具有同样的作用，进而当所述第一芯片的所述第一信号接口与所述系统晶圆的对应接口进行电连接时，可以将所述第一金属垫与所述第二金属垫对准直接进行电连接，从而减少电连接的通过路径，降低封装结构中的寄生电容，提高所述第一芯片与所述系统晶圆的信号传输效率；混合键合的使用，能够将第一金属垫之间的间距、第二金
属垫之间的间距缩小至10μm，甚至可扩展至小于5μm，从而在单位面积内可以增加金属垫的数量，进而增加数据通道的数量，以此提高数据吞吐量，极大提升晶片内的功能密度，提高集成度；再者混合键合无需借助凸点焊接，也无需填充胶，从而缩短互连长度，降低互连功耗，降低时间延迟，还具有良好散热性能和结合强度，能够提高所述系统堆叠3d封装结构的综合性能。
30.进一步地，所述第一金属垫和所述第二金属垫尺寸大小并不需要一样的尺寸宽度，如此能够克服混合键合芯片贴装精度问题，提高生产效率。
附图说明
31.图1a～图6显示为本发明的一种系统堆叠3d封装结构的制备方法中各工艺步骤对应的结构示意图。
32.标号说明
[0033]1ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一晶圆
[0034]
101
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一芯片
[0035]2ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
系统晶圆
[0036]3ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一介质层
[0037]4ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一金属垫
[0038]5ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二介质层
[0039]6ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二金属垫
[0040]7ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
金属柱
[0041]8ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
塑封层
[0042]9ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
重新布线层
[0043]
901
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
介质层
[0044]
902
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
金属布线层
[0045]
10
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
焊球
具体实施方式
[0046]
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0047]
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0048]
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
[0049]
如图1a～图6所示，本发明提供一种系统堆叠3d封装结构的制备方法，所述系统堆
叠3d封装结构的制备方法至少包括如下步骤：
[0050]
如图1a～图1c所示，提供第一晶圆1，于所述第一晶圆1上形成第一介质层3及位于所述第一介质层3中的第一金属垫4，所述第一金属垫4与所述第一晶圆1电连接，封装划片形成第一芯片101。
[0051]
具体的，如图1a，提供第一晶圆1，所述第一晶圆1为已经制造完成、具有完整内部结构与外接信号接口的晶圆，如能够实现存储作用的各种存储器晶圆，如能够实现编程作用的可编程逻辑器件晶圆，如集成信息处理的系统晶圆，上述示例为非限制性示例，具体根据实际需求进行选取。于所述第一晶圆1上沉积第一介质层3，所述第一介质层3作为金属间介质层包括氧化硅、氮化硅、氮氧化硅、碳氮化硅或其他低k无机介质层，所述第一介质层3也包括苯并环丁烯bcb、聚酰亚胺pi等聚合物形成的有机介质层，所述第一介质层3也可以为无机介质层与有机介质层的组合介质层，具体根据实际需求设置，这里不做过度限制。图形化所述第一介质层3，定义出金属垫接触孔，所述金属垫接触孔显露所述功能晶圆的外接信号接口。于所述金属垫接触孔内沉积阻挡层和金属垫层，形成所述金属垫层的材料优选为铜，也可以为镍、锡等其他合适的金属或金属合金。所述金属垫接触孔填充完成后，继续于所述第一介质层3上沉积一定厚度的金属层，然后通过化学机械研磨等平坦化工艺去除表层金属层，如图1b，获得平坦的所述第一介质层3与位于所述第一介质层3中的第一金属垫4。所述第一介质层3及所述第一金属垫4组成第一重布线层，能够将所述第一晶圆1正面的第一信号接口进行重新布局，以使所述第一信号接口经由所述第一重布线层电连接至所述第一金属垫4，其中所述第一金属垫4的排布与所述第一信号接口的排布不同。对所述第一晶圆1进行塑封，然后划片形成一个个独立的第一芯片101。所述第一芯片101包括存储芯片、逻辑芯片、集成无源器件芯片、系统芯片等。
[0052]
如图2a～图2b所示，提供一系统晶圆2，于所述系统晶圆2上形成第二介质层5及位于所述第二介质层5中的第二金属垫6，所述第二金属垫6与所述系统晶圆2电连接。
[0053]
具体的，提供一系统晶圆2，所述系统晶圆2为集成在芯片上的信息处理系统。所述系统晶圆2表面设置第二信号接口，于所述系统芯片2表面上形成第二介质层5及位于所述第二介质层5中的第二金属垫6。所述第二介质层5及所述第二金属垫6组成第二重布线层，能够将所述系统晶圆2正面的所述第二信号接口进行重新布局，以使所述第二信号接口经由所述第二重布线层电连接至所述第二金属垫6，其中所述第二金属垫6的排布与所述第二信号接口的排布不同。具体形成所述第二介质层5与所述第二金属垫6的方法可参见上述所述第一介质层3与所述第一金属垫4的形成方法，此处不再赘述。
[0054]
如图3所示，于所述第二金属垫6上形成金属柱7。
[0055]
具体的，本实施例中，于两侧的所述第二金属垫6上形成金属柱7，如此释放所述系统晶圆2上更多的空间用于集成所述第一芯片101，提高集成度，优化晶片尺寸。然而，所述金属柱7的位置并不局限于此，根据实际布置需求，所述金属柱7可以位于单侧所述第二金属垫6上，也可以位于中间所述第二金属垫6等其他合适位置上。
[0056]
所述金属柱7包括但不限于铜柱、钛柱，形成方法包括但不限于pvd、cvd、溅射、电镀及化学镀。在一实施例中，可以先采用pvd工艺形成金属铜层，再在金属铜层上形成光刻胶，图案化所述光刻胶并进行金属铜层的刻蚀，最后在两侧的所述第二金属垫6上形成所述金属柱7，去除光刻胶。
[0057]
如图4所示，通过所述第一金属垫4和所述第二金属垫6对应键合、所述第一介质层3和所述第二介质层5对应键合的混合键合方式，将所述第一芯片101键合至所述系统晶圆2上。
[0058]
具体的，混合键合(hybrid bonding)结合了金属-金属键合和介质-介质键合，所述第一芯片101的所述第一信号接口通过所述第一金属垫4与所述第二金属垫6的键合直接电连接至所述系统晶圆2的对应接口，从而可以减少电连接的通过路径，降低封装结构中的寄生电容，提高所述第一芯片101与所述系统晶圆2的信号传输效率；在获得垂直金属互连的同时，采用介质粘合的辅助作用来增强3d堆叠芯片之间的物理机械性能，提高所述系统堆叠3d封装结构的综合性能。详细地，混合键合技术与传统的凸点焊接技术不同，混合键合技术没有突出的凸点，介质层表面非常光滑。在室温将两个芯片附着在一起，升高温度并对它们进行退火，铜膨胀并牢固地键合在一起，从而形成电气连接，具有高的电流负载能力与低的互连长度，降低每个互连通道的功耗，获得低的时间延迟；除了金属键合在一起，介质层也会键合在一起，介质层间没有了空隙，无需填充胶，具有更好的散热性能与结合强度。本实施例中，所述第一芯片101显示为2个，但根据实际功能系统的需求，所述第一芯片的数量可以为1个、3个或3个以上，通过所述第一芯片101与所述系统晶圆2的混合键合实现一个更加完整的功能系统或多功能系统，灵活性高，具有广泛的相容性。
[0059]
作为示例，所述第一金属垫4的尺寸与所述第二金属垫6的尺寸不相同。
[0060]
具体的，如图4，本实施例中，所述第一金属垫4与所述第二金属垫6键合时完全对齐，具有相同的尺寸大小。然而，根据实际生产需求，所述第一金属垫4和所述第二金属垫6的尺寸大小并不需要相同的尺寸宽度，可以是所述第一金属垫4尺寸大，所述第二金属垫6尺寸小；也可以相反，所述第二金属垫6尺寸大，所述第一金属垫4尺寸小，如此可以克服混合键合时芯片贴装精度问题，降低键合难度，提高生产效率。
[0061]
作为示例，所述第一金属垫4之间的间距小于5μm，所述第二金属垫6之间的间距小于5μm。
[0062]
具体的，本实施例中，所述第一金属垫4之间的间距、所述第二金属垫6之间的间距突破10μm，可以缩小到5μm以下，从而在单位面积内可以增加金属垫的数量，进而增加数据通道的数量，以此提高数据吞吐量，提高功能密度及集成度。在一实施例中，所述第一金属垫4之间的间距为3μm，所述第二金属焊垫6之间的间距为3μm。在另一实施例中，所述第一金属垫4之间的间距为1μm，所述第二金属焊垫6之间的间距为1μm。
[0063]
作为示例，于混合键合前还包括对所述第一芯片101与所述系统晶圆2进行表面化处理的步骤。
[0064]
具体的，混合键合对需要键合的芯片表面平整度及清洁度都有高的要求，因此在键合前需要对所述第一芯片101与所述系统晶圆2进行表面化处理，如化学机械研磨等平坦化处理提高表面平整度，如超声清洗、等离子清洗等清洁处理去除表面颗粒，如表面活性处理去除表面氧化层、受损伤介质层及金属层等以保证键合界面性能，具体根据实际情况选择性处理。本实施例中，由于制备所述第一介质层3、所述第一金属垫4、所述第二介质层5、所述第二金属垫6时已进行了平坦化处理；另外当所述第一介质层3、所述第二介质层5为有机介质层或表层为有机介质层时，由于有机介质层在高温下具有一定的流动性，能有效填充孔隙，并没有严格要求其表面的平整度和粗糙度。因此只对所述第一芯片101和所述系统
晶圆2进行清洁处理即可。
[0065]
如图5所示，形成塑封层8，所述塑封层8包覆所述第一芯片101、所述金属柱7与所述第二介质层5，并显露所述金属柱7表面。
[0066]
具体的，塑封层8材料包括但不限于环氧基树脂、液态热固性环氧树脂、塑料成型化合物，形成所述塑封层8的方法包括压缩成型、转移成型、液封灌封成型、真空层压、旋涂或其他合适的方法。形成所述塑封层8后，采用包括但不限于研磨法进行平坦化处理，以使所述金属柱7的表面与所述塑封层8的表面相平齐。
[0067]
如图6所示，于所述塑封层8表面形成重新布线层9，所述重新布线层9包括介质层901及位于所述介质层901中且与所述金属柱7电连接的金属布线层902，于所述金属布线层902远离所述金属柱7的表面上形成外接接口。
[0068]
具体的，于所述塑封层8表面形成介质层901，所述介质层901的材料包括环氧树脂、硅胶、pi、pbo、bcb、氧化硅、磷硅玻璃及含氟玻璃中的一种。图形化所述介质层901，显露所述金属柱7，于所述介质层901中形成金属布线层902，所述金属布线层902与所述金属柱7电连接。所述金属布线层902的材质包括铜、铝、钛、镍中的一种或组合，形成所述金属布线层902的方法包括但不限于pvd、cvd、溅射、电镀及化学镀，且所述金属布线层902包括单层或者多层结构。
[0069]
于所述金属布线层902远离所述金属柱7的表面上形成外接接口，所述外接接口包括焊球10和焊盘。本实施例中，所述外接接口为焊球10，所述焊球10的材质包括但不限于铜、镍、锡。所述金属布线层902表面可以仅仅形成有焊球10，也可以先形成金属化层支柱再形成焊球10，此处不作限制。
[0070]
使用所述金属柱7直接连通顶部所述重新布线层9，以直接给所述系统晶圆2供电及进行电信号传输。相比于传统硅通孔，所述金属柱7尺寸更大、电阻更低，能够提供更稳定的电力传输及更低的时间延迟，提高所述系统堆叠3d封装结构的可靠性与稳定性。
[0071]
形成所述焊球10后，为了进一步降低所述系统堆叠3d封装结构的高度，还可以采用研磨等方法减薄所述系统晶圆2的衬底厚度及进行衬底平坦化处理；为了优化所述系统堆叠3d封装结构的综合性能，还可以添加封装层，如添加塑封层，增强封装结构的物理性能及抗跌落性能；如添加散热层，增加封装结构的散热性能；如添加屏蔽层，增加封装结构的抗电磁干扰性能，具体根据需求进行设置，此处不作限制。
[0072]
本发明还提供一种系统堆叠3d封装结构，可以由上述制备方法制备获得，关于所述系统堆叠3d封装结构制备方法、材质、及有益效果等，此处不再赘述。
[0073]
如图6所示，所述系统堆叠3d封装结构至少包括：
[0074]
系统晶圆2；
[0075]
第二介质层5和第二金属垫6，形成于所述系统晶圆2上，所述第二金属垫6位于所述第二介质层5中且与所述系统晶圆2电连接；
[0076]
金属柱7，形成于所述第二金属垫6上且与所述第二金属垫6电连接；
[0077]
第一芯片101；
[0078]
第一介质层3和第一金属垫4，形成于所述第一芯片101上，所述第一金属垫4位于所述第一介质层3中且与所述第一芯片101电连接，所述第一介质层3和所述第二介质层5对应键合，所述第一金属垫4与所述第二金属垫6对应键合；
[0079]
塑封层8，所述塑封层8包覆所述第一芯片101、所述金属柱7与所述第二介质层5，并显露所述金属柱7表面；
[0080]
重新布线层9，形成于所述塑封层8表面上，所述重新布线层9包括介质层901及位于所述介质层901中且与所述金属柱7电连接的金属布线层902；
[0081]
外接接口，形成于远离所述金属柱7的所述金属布线层902表面。
[0082]
作为示例，所述金属柱7位于侧边的所述第二金属垫6上。
[0083]
作为示例，所述第一晶圆1正面具有第一信号接口，所述第一信号接口电连接所述第一金属垫4，所述第一金属垫4的排布与所述第一信号接口的排布不同；所述系统晶圆2正面具有第二信号接口，所述第二信号接口电连接所述第二金属垫6，所述第二金属垫6的排布与所述第二信号接口的排布不同。
[0084]
作为示例，所述第一金属垫4之间的间距小于5μm，所述第二金属垫6之间的间距小于5μm。
[0085]
综上所述，本发明提供一种系统堆叠3d封装结构及其制备方法，具有以下有益效果：所述系统堆叠3d封装结构将多种第一芯片通过混合键合的方式键合至系统晶圆上，通过金属柱为封装系统提供电力的传输，在一片封装晶片中实现完整功能或多功能的系统级封装，从而突破现有技术中实现特定功能的标准封装，完成一种超高集成系统级封装，灵活性高，具有广泛的相容性；通过第一介质层与第一金属垫组成的第一重布线层，所述第一芯片正面的第一信号接口重新布局，以使所述第一信号接口经由所述第一重布线层电连接至所述第一金属垫，其中所述第一金属垫的排布与所述第一信号接口的排布不同；系统晶圆的第二介质层与第二金属垫具有同样的作用，进而当所述第一芯片的所述第一信号接口与所述系统晶圆的对应接口进行电连接时，可以将所述第一金属垫与所述第二金属垫对准直接进行电连接，从而减少电连接的通过路径，降低封装结构中的寄生电容，提高所述第一芯片与所述系统晶圆的信号传输效率；混合键合的使用，能够将第一金属垫之间的间距、第二金属垫之间的间距缩小至10μm，甚至可扩展至小于5μm，从而在单位面积内可以增加金属垫的数量，进而增加数据通道的数量，以此提高数据吞吐量，极大提升晶片内的功能密度，提高集成度；再者混合键合无需借助凸点焊接，也无需填充胶，从而缩短互连长度，降低互连功耗，降低时间延迟，还具有良好散热性能和结合强度，能够提高所述系统堆叠3d封装结构的综合性能。
[0086]
进一步地，所述第一金属垫和所述第二金属垫尺寸大小并不需要一样的尺寸宽度，如此能够克服混合键合芯片贴装精度问题，提高生产效率。
[0087]
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。