一种功率半导体器件及电力电子设备的制作方法

一种功率半导体器件及电力电子设备
【技术领域】
1.本技术涉及电力电子器件技术领域，尤其涉及一种功率半导体器件及电力电子设备。


背景技术：

2.相关技术中，为了满足高频应用场景中的散热要求，功率半导体器件往往以增大自身体积为代价，从而导致其寄生电感较大，进而导致其在高频应用场景中的过冲电压较大、功率损耗增加，这将无法发挥功率半导体器件的全部性能。随着电力电子技术的不断完善和发展，功率半导体器件对更高的功率密度有狂热地追求，而其封装结构却严重阻碍了功率密度的进一步提升。此外，功率半导体器件除了存在上述弊端以外，还存在诸多其它弊端，比如散热性能不理想、杂散电感较大、爬电距离及电气间隙较小等，这些弊端均是对功率半导体器件的可靠性造成不利影响的主要因素。
3.因此，有必要对上述功率半导体器件的结构进行改进。


技术实现要素：

4.本技术提供了一种功率半导体器件及电力电子设备，旨在解决相关技术中功率半导体器件的可靠性较差的问题。
5.为了解决上述技术问题，本技术实施例第一方面提供了一种功率半导体器件，包括陶瓷基板、包覆体、第一主端子、第二主端子和多个辅助端子；
6.所述陶瓷基板包括陶瓷基片、内金属箔片和外金属箔片；其中，所述内金属箔片设于所述陶瓷基片的一侧，所述外金属箔片设于所述陶瓷基片与所述内金属箔片相对的另一侧；
7.所述包覆体包覆于所述陶瓷基板，并将所述外金属箔片远离所述内金属箔片的一侧暴露于外部空间；所述第一主端子的一端设于所述内金属箔片上、相对的另一端穿出所述包覆体暴露于外部空间，所述第二主端子的一端设于所述内金属箔片上、相对的另一端穿出所述包覆体暴露于外部空间，所述第一主端子和所述第二主端子分别位于所述内金属箔片相对的两端，所述第一主端子和所述第二主端子的延伸方向均平行于所述陶瓷基板的板面；所述辅助端子的一端位于所述包覆体内且设于所述内金属箔片上、相对的另一端穿出所述包覆体暴露于外部空间，所述辅助端子的延伸方向垂直于所述陶瓷基板的板面。
8.本技术实施例第二方面提供了一种电力电子设备，包括本技术实施例第一方面所述的功率半导体器件。
9.从上述描述可知，与相关技术相比，本技术的有益效果在于：
10.以陶瓷基板(包括陶瓷基片、内金属箔片和外金属箔片)、包覆体、第一主端子、第二主端子和多个辅助端子共同构成功率半导体器件，并设置第一主端子、第二主端子和辅助端子的一端均位于包覆体内且均设于内金属箔片上、相对的另一端均穿出包覆体暴露于外部空间，同时设置第一主端子和第二主端子的延伸方向均平行于陶瓷基板的板面，辅助
端子的延伸方向垂直于陶瓷基板的板面。可以理解的是，本技术中辅助端子的延伸方向与主端子(即第一主端子和第二主端子)的延伸方向并非是相互平行的，而是相互垂直的，如此设计使得主端子与辅助端子之间的空间距离尽可能的长，从而增大了功率半导体器件的爬电距离和电气间隙，即减少了功率半导体器件主回路与辅助回路之间的相互干扰，从而提升了功率半导体器件的可靠性。此外，由于主端子及辅助端子均部分包覆在包覆体内，且包覆体的机械性能稳定，所以主端子的位置不容易发生变化，辅助端子也不容易发生倾斜变形，从而能够进一步提升功率半导体器件的可靠性。
【附图说明】
11.为了更清楚地说明相关技术或本技术实施例中的技术方案，下面将对相关技术或本技术实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，而并非是全部实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
12.图1为本技术实施例提供的功率半导体器件的结构示意图；
13.图2为本技术实施例提供的功率半导体器件的第一种分解示意图；
14.图3为本技术实施例提供的图2中a处的局部放大示意图；
15.图4为本技术实施例提供的功率半导体器件去除包覆体后的结构示意图；
16.图5为本技术实施例提供的图4中c处的局部放大示意图；
17.图6为本技术实施例提供的图4中d处的局部放大示意图；
18.图7为本技术实施例提供的图4中e处的局部放大示意图；
19.图8为本技术实施例提供的功率半导体器件的第二种分解示意图；
20.图9为本技术实施例提供的图8中b处的局部放大示意图；
21.图10为本技术实施例提供的内金属箔片刻蚀后的分区示意图；
22.图11为本技术实施例提供的功率半导体器件去除包覆体后的俯视图。
【具体实施方式】
23.为了使本技术的目的、技术方案以及优点更加的明显和易懂，下面将结合本技术实施例以及相应的附图，对本技术进行清楚、完整地描述，其中，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。应当理解的是，下面所描述的本技术的各个实施例仅仅用以解释本技术，并不用于限定本技术，也即基于本技术的各个实施例，本领域的普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。此外，下面所描述的本技术的各个实施例中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。
24.电力电子器件(power electronic device)又称为功率半导体器件，其主要应用在由众多功率半导体器件构成的电力电子设备中，以实现电能的变换与控制。目前，功率半导体器件所应用的半导体材料包括两种，分别为sic(silicon carbide，碳化硅)半导体材料和si(silicon，硅)半导体材料；其中，sic作为第三代半导体材料的典型代表，其禁带宽度、临界击穿电场、热导率和载流子饱和漂移速度等特性指标均是si的三倍有余，因而其已然成为了制作功率半导体器件的绝佳材料。sic功率半导体器件相较si功率半导体器件而
言，具有诸多优势，比如工作频率及温度高、功率损耗低、耐压等级高等，这也正是近些年来sic功率半导体器件在新能源汽车领域的发展极其迅猛的原因所在，即是说sic功率半导体器件可以进一步促进新能源汽车的应用。
25.相关技术中，为了满足高频应用场景中的散热要求，sic功率半导体器件往往以增大体积为代价，从而导致其寄生电感较大，进而导致其在高频应用场景中过冲电压较大、功率损耗增加，这将无法发挥sic功率半导体器件的全部性能。sic功率半导体器件对更高的功率密度有着狂热地追求，而其封装结构却严重阻碍了功率密度的进一步提升。此外，sic功率半导体器件除了存在上述弊端以外，还存在诸多其它弊端，比如散热性能不理想、杂散电感较大、爬电距离及电气间隙较小等，这些弊端均是对sic功率半导体器件的可靠性造成不利影响的主要因素。为此，本技术实施例提供了一种功率半导体器件，该功率半导体器件可以应用于各种电力电子设备，比如开关电源、变频器、逆变器、笔记本电脑、手机和智能穿戴设备等。
26.请参阅图1至图3，图1为本技术实施例提供的功率半导体器件的结构示意图，图2为本技术实施例提供的功率半导体器件的第一种分解示意图，图3为本技术实施例提供的图2中a处的局部放大示意图。本技术实施例提供的功率半导体器件包括陶瓷基板10、包覆体20、第一主端子50、第二主端子60和多个辅助端子70；其中，陶瓷基板10包括陶瓷基片11、内金属箔片12和外金属箔片13，且内金属箔片12设于陶瓷基片11的一侧，外金属箔片13设于陶瓷基片11与内金属箔片12相对的另一侧。
27.具体地，包覆体20包覆于陶瓷基板10，并将外金属箔片13远离内金属箔片12的一侧暴露于外部空间(即包覆体20并未完全包覆陶瓷基板10，其只将陶瓷基板10中外金属箔片13远离内金属箔片12的一侧暴露于外部空间，而对陶瓷基板10的其余部分进行包覆)；第一主端子50的一端设于内金属箔片12上、相对的另一端穿出包覆体20暴露于外部空间，第二主端子60的一端设于内金属箔片12上、相对的另一端穿出包覆体20暴露于外部空间，且第一主端子50和第二主端子60分别位于内金属箔片12相对的两端，即分别位于陶瓷基板10/包覆体20相对的两端，第一主端子50和第二主端子60的延伸方向均平行于陶瓷基板10的板面，即均平行于内金属箔片12的片面；辅助端子70的一端位于包覆体20内且设于内金属箔片12上、相对的另一端穿出包覆体20暴露于外部空间，且辅助端子70的延伸方向垂直于陶瓷基板10的板面，即垂直于内金属箔片12的片面。
28.在本技术实施例中，外金属箔片13远离内金属箔片12的一侧暴露于外部空间的目的在于：与外部的散热结构连接，以提升功率半导体器件的散热效果。示例性地，本文中的第一主端子50可以作为输出端子使用，第二主端子60可以作为dc(direct current，直流电流)端子使用，此时第二主端子60便可以包括相互间隔的三个，分别为一个n端子和两个p端子，且两个p端子分别位于n端子相对的两侧。此外，根据不同工艺的翘曲要求，陶瓷基板10中的内金属箔片12与外金属箔片13之间的厚度差可以为0～0.2mm。
29.本技术实施例以陶瓷基板10(包括陶瓷基片11、内金属箔片12和外金属箔片13)、包覆体20、第一主端子50、第二主端子60和多个辅助端子70共同构成功率半导体器件，并设置第一主端子50、第二主端子60和辅助端子70的一端均位于包覆体20内且均设于内金属箔片12上、相对的另一端均穿出包覆体20暴露于外部空间，同时设置第一主端子50和第二主端子60的延伸方向均平行于陶瓷基板10的板面，以及设置辅助端子70的延伸方向垂直于陶
瓷基板10的板面。可以理解的是，本技术实施例中辅助端子70的延伸方向与主端子(即第一主端子50和第二主端子60)的延伸方向并非是相互平行的，而是相互垂直的，如此设计使得主端子与辅助端子70之间的空间距离尽可能的长，从而增大了功率半导体器件的爬电距离和电气间隙，即减少了功率半导体器件主回路与辅助回路之间的相互干扰，从而提升了功率半导体器件的可靠性。此外，由于主端子及辅助端子70均部分包覆在包覆体20内，而且包覆体20的机械性能稳定，所以主端子的位置不容易发生变化，同时辅助端子70也不容易发生倾斜变形，从而能够进一步提升功率半导体器件的可靠性。
30.作为一种实施方式，请进一步参阅图4至图6，图4为本技术实施例提供的功率半导体器件去除包覆体后的结构示意图，图5为本技术实施例提供的图4中c处的局部放大示意图，图6为本技术实施例提供的图4中d处的局部放大示意图。第一主端子50可以包括位于包覆体20内且设于内金属箔片12上的第一嵌入部51、暴露于外部空间的第一裸露部52、连接第一嵌入部51与第一裸露部52的第一衔接部53；其中，第一衔接部53自第一嵌入部51靠近第一裸露部52的端部向第一裸露部52的方向延伸且穿出包覆体20，第一嵌入部51远离内金属箔片12的一侧低于第一裸露部52靠近内金属箔片12的一侧，第一嵌入部51和第一裸露部52的延伸方向均平行于陶瓷基板10的板面，即平行于内金属箔片12的片面。可以理解的是，本实施方式中第一嵌入部51远离内金属箔片12的一侧低于第一裸露部52靠近内金属箔片12的一侧，使得第一裸露部52与外金属箔片13之间的距离增大，以此来满足功率半导体器件的爬电距离、电气间隙的要求。
31.第二主端子60的具体构成可以与第一主端子50相同/相似，即第二主端子60可以包括位于包覆体20内且设于内金属箔片12上的第二嵌入部61、暴露于外部空间的第二裸露部62、连接第二嵌入部61与第二裸露部62的第二衔接部63；其中，第二衔接部63自第二嵌入部61靠近第二裸露部62的端部向第二裸露部62的方向延伸且穿出包覆体20，第二嵌入部61远离内金属箔片12的一侧低于第二裸露部62靠近内金属箔片12的一侧，第二嵌入部61和第二裸露部62的延伸方向均平行于陶瓷基板10的板面，即平行于内金属箔片12的片面。可以理解的是，本实施方式中第二嵌入部61远离内金属箔片12的一侧低于第二裸露部62靠近内金属箔片12的一侧，使得第二裸露部62与外金属箔片13之间的距离增大，以此来满足功率半导体器件的爬电距离、电气间隙的要求。
32.作为另一种实施方式，在上一个实施方式的基础上，第一主端子50的第一裸露部52上可以开设有圆形通孔521，第二主端子60的第二裸露部62上可以开设有椭圆形通孔621；其中，圆形通孔521用于与螺母进行配合，以将第一主端子50连接于其它器件；同理，椭圆形通孔621也用于与螺母进行配合，以将第二主端子60连接于其它器件。可以理解的是，椭圆形通孔621与圆形通孔521相比，螺母在椭圆形通孔621中可以沿椭圆形通孔621的长轴方向前后调整位置，这使得第二主端子60与其它器件连接时的位置能够兼容更大的容差，同时还可以减小第二主端子60处的杂散电感，从而能够进一步提升功率半导体器件的可靠性。
33.需要说明的是，上述两个实施方式仅作为本实施例的优选实现，其并非是对第一主端子50和第二主端子60的具体构成的唯一限定；对此，本领域技术人员可以在本实施例的基础上，根据实际应用场景进行灵活设定。
34.作为一种实施方式，仍然参阅6，设定辅助端子70位于包覆体20内的部分的横截面
面积为第一面积，辅助端子70伸出包覆体20的部分的横截面面积为第二面积，且本实施方式中的第一面积大于第二面积；其中，辅助端子70位于包覆体20内的部分的横截面面积可以保持为第一数值，同时辅助端子70伸出包覆体20的部分的横截面面积可以保持为小于第一数值的第二数值；或者，辅助端子70的横截面面积沿外金属箔片13指向内金属箔片12的方向呈逐渐减小趋势。可以理解的是，本实施方式设计第一面积大于第二面积，可以有效地增大辅助端子70与内金属箔片12之间的焊接面积，从而能够进一步提升功率半导体器件的可靠性。
35.作为另一种实施方式，辅助端子70的横截面形状可以为本领域内的常见形状，包括但不限于圆形、椭圆形、矩形、梯形和多边形。示例性地，在制作辅助端子70时，可以通过调整辅助端子70的横截面形状，使得辅助端子70具有针翅结构，即使得辅助端子70远离陶瓷基板10的顶部为针翅形。此外，由于辅助端子70的延伸方向垂直于陶瓷基板10的板面，所以辅助端子70沿其延伸方向的长度是决定功率半导体器件整体厚度的主要因素，在本文中，功率半导体器件的整体厚度可以为3～25mm。
36.需要说明的是，上述两个实施方式仅作为本实施例的优选实现，其并非是对辅助端子70的横截面的唯一限定；对此，本领域技术人员可以在本实施例的基础上，根据实际应用场景进行灵活设定。
37.在一些实施例中，请进一步参阅图7，图7为本技术实施例提供的图4中e处的局部放大示意图。本实施例提供的功率半导体器件除了包括第一主端子50、第二主端子60、陶瓷基板10、包覆体20和多个辅助端子70以外，还可以包括热电阻80；其中，热电阻80位于包覆体20内且设于内金属箔片12上，热电阻80至少与一个辅助端子70电性连接。可以理解的是，热电阻80至少与一个辅助端子70电性连接的目的在于构成热监控回路，此时需要将热电阻80设置在芯片30附近，如此一来便可以通过与热电阻80电性连接的辅助端子70实现对功率半导体器件的热监控功能。
38.示例性地，热电阻80与内金属箔片12之间可以通过烧结工艺(比如银烧结和铜烧结等)进行接合，且烧结的厚度可以为10～200μm，也就是说热电阻80与内金属箔片12的接合处具有因烧结工艺而形成的烧结层，比如银烧结层和铜烧结层等。此外，热电阻80未与内金属箔片12接合的一侧(即与内金属箔片12相对的一侧)可以通过金属连接线(比如铝线等)与至少一个辅助端子70电性连接，从而构成用于对功率半导体器件进行热监控的辅助回路。
39.在一些实施例中，请结合图2与图4，本实施例提供的功率半导体器件除了包括第一主端子50、第二主端子60、陶瓷基板10、包覆体20、热电阻80和多个辅助端子70以外，还可以包括多个芯片30和多个引线框架40。具体地，芯片30位于包覆体20内且设于内金属箔片12，多个芯片30之间相互间隔，单个芯片30未与内金属箔片12接触的一侧(即与内金属箔片12相对的一侧)通过一个引线框架40电性连接于内金属箔片12，从而满足构成电路的基本需求；其中，所有芯片30未与内金属箔片12接触的一侧均通过相应的引线框架40电性连接于内金属箔片12，构成了功率半导体器件的主回路。此外，主回路除了前文所示出的“芯片30通过引线框架40与内金属箔片12电性连接构成主回路”以外，主端子(即第一主端子50和第二主端子60)通过内金属箔片12与位于包覆体20内部的芯片30等器件电性连接同样构成主回路；辅助回路除了下文所示出的“芯片30通过金属连接线与内金属箔片12电性连接构
成辅助回路”以外，辅助端子70通过内金属箔片12与位于包覆体20内部的芯片30等器件电性连接同样构成辅助回路。
40.可以理解的是，传统功率半导体器件中芯片与内金属箔片之间的电性连接通过引线接合的方式实现，而本实施例中芯片30与内金属箔片12之间的电性连接通过设置引线框架40的方式实现，即本实施例将传统功率半导体器件中的引线接合替换为了引线框架40，不仅可以满足构成电路的基本需求，还能够通过引线框架40进行热传导，一方面提升了芯片30的散热性能、满足了大电流的需求，另一方面降低了功率半导体器件的热电阻、实现了功率半导体器件的小型轻量化，从而提高了功率半导体器件的可靠性。由此可见，本实施例采用引线框架40这种压接式的封装结构，使得功率半导体器件的散热效果、通流能力、电特性和热特性等大幅度增强，这对提升功率半导体器件的可靠性是极其有利的。
41.在本实施例中，芯片30与内金属箔片12之间、芯片30与引线框架40之间、引线框架40与内金属箔片12之间均可以通过烧结工艺进行接合，比如银烧结和铜烧结等，且烧结的厚度均可以为10～200μm，也就是说芯片30与内金属箔片12的接合处、芯片30与引线框架40的接合处、引线框架40与内金属箔片12的接合处均具有因烧结工艺而形成的烧结层，比如银烧结层和铜烧结层等。芯片30的门级可以通过较细的金属连接线(比如铝线等)与内金属箔片12电性连接，从而构成功率半导体器件的辅助回路。此外，本文中引线框架40的厚度可以为0.3～1.5mm。可以理解的是，不仅是芯片30与内金属箔片12之间、芯片30与引线框架40之间、引线框架40与内金属箔片12之间通过烧结工艺进行接合，前文中也提到，热电阻80与内金属箔片12之间也通过烧结工艺进行接合，即本文通过烧结工艺而形成的烧结层实现器件之间的电性连接和热连接，不仅能够提高功率半导体器件的温度循环寿命，使得功率半导体器件能够在超过175℃的高温环境下工作，还能够降低功率半导体器件的热电阻，从而进一步实现了功率半导体器件的小型轻量化，这对提升功率半导体器件的可靠性大有裨益。
42.作为一种实施方式，请进一步参阅图8和图9，图8为本技术实施例提供的功率半导体器件的第二种分解示意图，图9为本技术实施例提供的图8中b处的局部放大示意图。引线框架40可以包括设于芯片30未与内金属箔片12接触的一侧的第一接触部41、设于内金属箔片12上的第二接触部42、连接第一接触部41与第二接触部42的连接部43；其中，连接部43自第一接触部41靠近第二接触部42的端部向第二接触部42的方向弯折延伸。此处，有必要进行说明的是，本实施方式中的引线框架40包括三部分(即第一接触部41、第二接触部42和连接部43)，在实际制作引线框架40时可以采用一体成型的方式。
43.作为另一种实施方式，在上一个实施方式的基础上，第一接触部41相对的两侧远离连接部43的位置，以及第二接触部42远离连接部43的一端均可以开设有凹槽44。可以理解的是，分别在第一接触部41和第二接触部42上开设凹槽44，一方面能够释放引线框架40与芯片30键合时的应力，另一方面能够释放后续模封所带来的应力，从而进一步提升了功率半导体器件的可靠性。
44.需要说明的是，上述两个实施方式仅作为本技术实施例的优选实现，其并非是对引线框架40的具体构成的唯一限定；对此，本领域技术人员可以在本技术实施例的基础上，根据实际应用场景进行灵活设定。此外，在制作功率半导体器件的过程中，可以通过塑封工艺对陶瓷基板10进行塑封，从而形成包覆体20。可以理解的是，传统功率半导体器件中通常
采用硅胶填充的方式对陶瓷基板进行包覆，而本文采用塑封工艺对陶瓷基板10进行塑封，即本文将传统功率半导体器件中的硅胶填充替换为了塑封工艺，如此设计可以有效地降低引线框架40产生的热应力对其与内金属箔片12之间接合材料的接合强度所造成的不利影响，从而能够进一步提升功率半导体器件的可靠性。示例性地，可以采用环氧树脂对陶瓷基板10进行塑封，此时包覆体20的材质便为环氧树脂。
45.通常，功率半导体器件中的芯片分为位于上桥回路的芯片和位于下桥回路的芯片，因此在本文中，芯片30可以分为上桥回路芯片和下桥回路芯片两种类型。此外，内金属箔片12并非是一块完整的金属箔片，其实际上是对一块完整的金属箔片进行刻蚀后得到，这就使得内金属箔片12由多个相互间隔的分区构成，如此设计的目的在于：方便构成功率半导体器件的主回路、辅助回路，以及方便实现功率半导体器件的热监控等功能。请进一步参阅图10和图11，图10为本技术实施例提供的内金属箔片刻蚀后的分区示意图，图11为本技术实施例提供的功率半导体器件去除包覆体后的俯视图。在一个示例中，内金属箔片12可以具有六个相互间隔的分区，分别为一区、二区、三区、四区、五区和六区；上桥回路芯片包括六个，分别设置于三区中的六个实心五角星处；下桥回路芯片包括六个，分别设置于二区中的六个实心五角星处；引线框架40包括十二个，其中六个引线框架40用于电性连接六个上桥回路芯片与内金属箔片12，另外六个引线框架40用于电性连接六个下桥回路芯片与内金属箔片12，六个上桥回路芯片相应的引线框架40与内金属箔片12的接合处位于二区中的六个实心梯形处，六个下桥回路芯片相应的引线框架40与内金属箔片12的接合处位于一区中的六个实心梯形处；六个上桥回路芯片的门级通过金属连接线与内金属箔片12的连接处位于四区中的六个实心三角形处，四区中的两个实心圆处分别设置一个辅助端子70；六个下桥回路芯片的门级通过金属连接线与内金属箔片12的连接处位于五区中的六个实心三角形处，五区中的两个实心圆处分别设置一个辅助端子70；n端子与内金属箔片12的连接处位于一区中的实心矩形处，两个p端子与内金属箔片12的连接处位于三区中的两个实心矩形处，第一主端子50与内金属箔片12的连接处位于二区中的实心矩形处；三区中的实心圆处设置一个辅助端子70；六区中的两个实心圆处分别设置一个辅助端子70，且热电阻80设置于一区中靠近六区的位置，热电阻80通过金属连接线与六区中的两个辅助端子70电性连接，以构成热监控的辅助回路。
46.需要说明的是，本技术内容中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
47.还需要说明的是，在本技术内容中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
48.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本技术内容。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本技术内容
中所定义的一般原理可以在不脱离本技术内容的精神或范围的情况下，在其它实施例中实现。因此，本技术内容将不会被限制于本技术内容所示的这些实施例，而是要符合与本技术内容所公开的原理和新颖特点相一致的最宽的范围。