半导体装置的制作方法

本发明涉及半导体装置。

背景技术：

1、以往，已知有具备在漂移区域交替地排列而并列配置的n型柱状区域及p型柱状区域的所谓超结结构的半导体装置(例如，参照日本国特开2000-40822号公报)。

技术实现思路

1、在上述的现有技术的半导体装置中，希望在漏电极与源电极之间确保所希望的耐压且同时减少通态电阻。例如，希望通过漂移区域的杂质浓度的增大来使电流密度增大，并通过形成于漂移区域的不同的导电型的柱状区域的宽度(排列方向的长度)的减少来确保所希望的耗尽化区域(例如，柱状区域的整个区域的耗尽化等)，由此确保所希望的耐压并使电流密度提高。然而，例如因深沟槽等制造工艺而柱状区域的高宽比被限制，由此产生难以确保所希望的耐压并使电流密度提高这样的问题。

2、本发明的方案的目的在于提供一种半导体装置，其能够确保所希望的耐压且同时使电流密度提高，并实现能量效率的改善。

3、本发明的第一方案的半导体装置具备：第一导电型的第一半导体区域；第一电极，其与所述第一半导体区域接合；所述第一导电型的第二半导体区域；第二电极，其与所述第二半导体区域接合；第二导电型的第三半导体区域，其具有将所述第一半导体区域与所述第二半导体区域分隔的沟道部；绝缘体，其与所述第一半导体区域、所述第二半导体区域及所述沟道部分别相邻；栅极半导体区域，其隔着所述绝缘体与所述第一半导体区域、所述第二半导体区域及所述沟道部分别相邻；以及第一栅电极及第二栅电极，它们与所述栅极半导体区域的沿着所述第一半导体区域、所述沟道部及所述第二半导体区域顺次排列的方向的两端部接合，其中，所述栅极半导体区域具备：所述第二导电型的第四半导体区域，其与在所述排列的方向上的所述第一半导体区域侧配置的所述第一栅电极接合；以及所述第一导电型的第五半导体区域，其与所述第四半导体区域相邻，并与在所述排列的方向上的所述第二半导体区域侧配置的所述第二栅电极接合。

4、第二方案在上述第一方案所记载的半导体装置的基础上，也可以是，所述半导体装置具备整流部，所述整流部具有所述第二电极与所述第二栅电极之间的整流作用。

5、第三方案在上述第二方案所记载的半导体装置的基础上，也可以是，所述整流部具备：所述第一导电型的第六半导体区域，其与所述第二栅电极接合；以及所述第二导电型的第七半导体区域，其与所述第六半导体区域相邻，并与所述第二电极接合，其中，所述第二栅电极、所述第六半导体区域及所述第七半导体区域隔着所述绝缘体与所述第二半导体区域相邻。

6、第四方案在上述第一至第三方案中的任一方案所记载的半导体装置的基础上，也可以是，所述第二半导体区域与所述第三半导体区域的交界面和所述第四半导体区域与所述第五半导体区域的交界面包含于同一平面。

7、第五方案在上述第一至第四方案中的任一方案所记载的半导体装置的基础上，也可以是，所述半导体装置具备所述第二导电型的第八半导体区域，所述第八半导体区域沿着所述排列的方向与所述第三半导体区域相邻，且所述第八半导体区域沿着所述栅极半导体区域和所述第二半导体区域隔着所述绝缘体而相邻的方向与所述第二半导体区域相邻。

8、第六方案在上述第五方案所记载的半导体装置的基础上，也可以是，所述第二半导体区域及所述第八半导体区域各自的杂质浓度根据所述第二半导体区域及所述第八半导体区域的大小的比例来设定。

9、根据上述第一方案，具备隔着绝缘体与第二半导体区域及沟道部分别相邻的栅极半导体区域，由此通过对栅极半导体区域的导通时的电压施加而在第二半导体区域能够形成积累层，能够使电流密度提高。

10、通过具备与栅极半导体区域的两端部接合的第一栅电极及第二栅电极，由此在耐压时等能够适当地设定栅极半导体区域的第一栅电极侧及第二栅电极侧各自的电位。第二导电型的第四半导体区域和第一导电型的第五半导体区域沿着第二导电型的第三半导体区域(沟道部)与第一导电型的第二半导体区域排列的方向配置，由此在耐压时，除了第三半导体区域及第二半导体区域之外，在栅极半导体区域也能够形成耗尽层。在第三半导体区域及第二半导体区域与栅极半导体区域隔着绝缘体而相邻的方向上的绝缘体的两侧形成耗尽层，由此能够抑制在绝缘体作用有过大的电场的情况。

11、在上述第二方案的情况下，在第二电极与第二栅电极之间具备整流部，由此能够使与负载等外部的连接容易。能够适当地设定导通时及耐压时等各自的第二电极及第二栅电极各自的所希望的电位。

12、在上述第三方案的情况下，能够经由第二栅电极与栅极半导体区域一体地内置整流部，并能够以沿着第六半导体区域及第七半导体区域与第二半导体区域隔着绝缘体而相邻的方向向绝缘体的两侧延伸的方式配置第二电极。例如，与在绝缘体的两侧配置不同的电极的情况等相比，在将第一电极侧作为表面侧的情况的背面侧即第二电极侧不需要不同的电极的分开制作，能够抑制电极制作的工艺变得烦杂的情况。

13、在上述第四方案的情况下，在耐压时能够使形成于第三半导体区域及第二半导体区域的耗尽层中的电位分布与形成于栅极半导体区域的耗尽层中的电位分布相同，能够抑制在绝缘体作用有电场的情况。

14、在上述第五方案的情况下，通过以使第一导电型的第二半导体区域与第二导电型的第八半导体区域相邻的方式配置的所谓超结结构，由此能够确保所希望的耐压，且同时通过使第二半导体区域的杂质浓度增大而能够使电流密度提高。

15、在上述第六方案的情况下，即使在例如根据所希望的电流密度的确保等而适当地设定第二半导体区域及第八半导体区域的大小的比例的情况下，也能够以维持所希望的电荷补偿的方式适当地设定第二半导体区域及第八半导体区域各自的杂质浓度，能够容易确保所希望的耐压。

技术特征：

1.一种半导体装置，其中，

2.根据权利要求1所述的半导体装置，其中，

3.根据权利要求2所述的半导体装置，其中，

4.根据权利要求1～3中任一项所述的半导体装置，其中，

5.根据权利要求1～3中任一项所述的半导体装置，其中，

6.根据权利要求5所述的半导体装置，其中，

7.根据权利要求4所述的半导体装置，其中，

8.根据权利要求7所述的半导体装置，其中，

技术总结
本发明提供一种半导体装置。半导体装置(10)具备：n<supgt;+</supgt;源极层(18)及源电极(12)；n<supgt;‑</supgt;漂移层(16)及漏电极(11)；以及具有将n<supgt;+</supgt;源极层(18)与n<supgt;‑</supgt;漂移层(16)分隔的沟道部(17b)的p基极层(17)。半导体装置(10)具备隔着栅极氧化膜(15)与n<supgt;+</supgt;源极层(18)、沟道部(17b)及n<supgt;‑</supgt;漂移层(16)分别相邻的栅极n<supgt;‑</supgt;层(19)及栅极p层(20)。栅极n<supgt;‑</supgt;层(19)与栅极p层(20)沿着n<supgt;+</supgt;源极层(18)、沟道部(17b)及n<supgt;‑</supgt;漂移层(16)顺次排列的方向相邻。半导体装置(10)具备与栅极p层(20)接合的第一栅电极(13)和与栅极n<supgt;‑</supgt;层(19)接合的第二栅电极(14)。

技术研发人员：中村研贵,塚田能成,小堀俊光,前田康宏,米田真也,根来佑树
受保护的技术使用者：本田技研工业株式会社
技术研发日：
技术公布日：2024/1/15