专利名称:创建用于hdmi或类似接口的基于总线切换方案的创新方法
技术领域：
本发明的实施例涉及用于极高速数字信号的总线的领域，并且更具体地，涉及提供对多个高速连接器的灵活布置。
背景技术：
现代数字系统利用互连以越来越高的频率运送信号。例如，高清晰多媒体接口(HDMI)和数字视频接口(DVI)使用以高达3.4Gbps的数据数率来运送信号的电缆。
在这些高速信道上运送的视听(AV)数据通过称为最小跳变差分信令(TMDS)的技术而被编码。TMDS使用具有100 Ω的受控制差分阻抗的成对信号线来维护信号完整性。由于非常高的数据速率，信号路径的每 个方面都必须仔细地设计并构建为具有严格的容忍性，以维护数据路径的差分阻抗。
在HDMI/DVI标准中，四个差分对运送TMDS信号。对于DVI，这些对中的三对被专用于运送RGB视频和sync数据。对于HDMI，音频数据还被与视频数据相交织；DVI标准不包括音频信息。第四个高速差分对用于AV时钟并且以TMDS数据信道速度的十分之一运行。
为了确保利用HDMI信令的组件的互操作性，需要组件在大规模生产或经销之前，在经HDMI创建者授权的授权测试中心(“ATC”)通过一致性(compliance)测试,如果这样的产品要求与高清晰多媒体接口相符或者承载任何所采用商标的话，该一致性测试用于根据HDMI —致性测试规范对产品进行测试。这样的一致性测试通常包括显示数据信道(DDC)总线容量、TMDS线路特性阻抗以及消费电子控制(CEC)总线容量。
诸如视频显示设备之类的HDMI组件通常提供多于一个HDMI连接器来容纳可能被选择用于显示的视听内容的若干个源。组件可以是在提供多样化的能力水平的同时共享基本功能的公共核心的一系列设备中的成员。所提供的HDMI连接器的数目可以是这样的可变能力。
将希望提供一种允许可变数目的高速连接器被设置在设备上而无需每个配置经过耗时的一致性测试的系统。希望这样的系统的制造不昂贵。
发明内容
一种受控阻抗总线包括运送最小跳变差分信号(TMDS)的总线轨迹对。提供了两个或更多个缓冲器输出端子。每个输出端子包括连接到总线轨迹对的焊盘对，以使得未被使用的焊盘在总线轨迹对上产生最小的短截线。提供了两个或更多个缓冲器输入端子。缓冲器输入端子中的每个包括基本上与总线轨迹垂直地延伸的连接器轨迹对。至少一个连接器被连接到缓冲器输入端子中的一个缓冲器输入端子的连接器轨迹对。至少一个缓冲器设备被连接到缓冲器输入端子中的一个缓冲器输入端子的连接器轨迹对的第二端以及缓冲器输出端子中的一个缓冲器输出端子的焊盘对。缓冲器设备在被使能输入使能时将信号提供到总线轨迹对上。[0009]从下面的详细描述和附图将清楚本发明的其它特征和优点。
通过参考用来以示例而非限制性方式图示说明本发明的实施例的下面的附图以及描述来最好地理解本发明。在附图中，相似的标号指示类似元件:
图1A是体现本发明的总线子系统的平面图。
图1B是图1A的总线子系统的经放大的一部分。
图2A是体现本发明的另一总线子系统的平面图。
图2B是图2A的总线子系统的放大部分。
图3是体现本发明的另一总线子系统的平面图。
图4是体现本发明的另一总线子系统的平面图。
图5是体现本发明的另一总线子系统的平面图。
具体实施方式
本公开的一个方面涉及系统体系结构，在其中，包括缓冲器芯片的连接器子配件(subassembly)用来将外部连接与系统的其余部分隔离开。在一个实施例中，高清晰多媒体接口(HDMI)连接器子配件包括需要一致性测试的大部分或全部系统。在某些实施例中，HDMI缓冲器芯片的包括可以缓解信号衰减并且有助于满足HDMI相关的一致性测试要求。
本发明的另一方面是提供这样的总线结构，其允许可变数目的连接器子配件被连接到同一主要配件(assembly)以允许从共同组件构建一系列设备。
在下面的描述中，阐述了多个具体细节。然而，将明白，也可以不用这些具体细节来实践本发明的实施例。在其它实例中，为了不模糊对本说明书的理解，未详细示出公知的电路、结构和技术。
如这里使用的术语“一”或“一个”是指一个或多于一个。术语“多个”是指两个或多于两个。术语“另一个”被定义为第二个或更多个。术语“包括”和/或“具有”是开放式的(例如，包含)。如这里使用的术语“或”将被解释为包括性的并且是指任何一个或任何组合。因此，“A，B or C”是指“如下中的任一个:A;B;C;A和B;A和C;B和C;A，B和C”。仅当元件、功能、步骤或动作以某种方式固有地相互排斥时，将出现该定义的例外。
在本文档中，对“一个实施例”、“某些实施例”、“实施例”或类似术语的引用是指结合实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，出现在说明书中各个位置处的这样的短语不一定都指同一实施例。此外，特定特征、结构或特性可以在一个或多个实施例中以任何合适的方式被组合而不受限制。
图1A示出了根据本发明原理配置的总线子系统100。图1B是图1A的总线子系统的一部分的放大图。所示的示例性总线子系统是提供一个或多个HDMI连接器102以接收数字格式的视听程序的视听系统的一部分。
总线子系统100提供受控阻抗总线104以将一个或多个连接器102耦合到诸如HDMI接收器之类的接收设备106。受控阻抗总线104包括利用最小跳变差分信令(TMDS)来运送高速数字信号的一对总线轨迹(trace) 108AU08B。示例性高速数字信号是具有每秒吉比特(Gbps)的数据速率的HDMI数据信号。受控阻抗总线104可以包括若干对总线轨迹，每对总线轨迹运送高速数字TMDS信号。例如，在所示出的示例性总线子系统100中，受控阻抗总线104包括四对总线轨迹以发送用于HDMI链路的高速信令。
受控阻抗总线104包括两个或更多个缓冲器输出端子110，缓冲器输出端子中的每个包括连接到总线轨迹对108AU08B的焊盘对112AU12B。每个焊盘可以被构造为使得未被使用的焊盘在总线轨迹对上产生最小短截线(stub)，由于受控阻抗总线104上所运送的高速信号，因此这是重要的需要考虑的事项。
受控阻抗总线104包括两个或更多个缓冲器输入端子120。每个缓冲器输入端子包括与总线轨迹108AU08B基本上垂直地延伸的连接器轨迹对122AU22B。
总线子系统100提供至少一个连接器102来接收高速数字信令。该连接器包括接收高速数字TMDS信号的触点对114AU14B。触点114A、114B被连接到缓冲器输入端子120之一的连接器轨迹对122AU22B的第一端。将理解，连接器可以包括接地触点以便通过相连接的电缆形成受控制阻抗链路。所示出的示例性连接器102是HDMI连接器，在其中，夕卜部壳体的一部分被去除以示出外壳内的触点。
缓冲器设备130被连接到连接器轨迹对122AU22B中与连接器102相对的第二端。缓冲器设备130还被连接到相关联的缓冲器输出端子110的焊盘对112AU12B。缓冲器设备将高速数字TMDS信号提供到总线轨迹对108AU08B上。该信号可以是连接器轨迹对上的信号或者其可以是连接器轨迹对上的信号的所缓冲复本。
当输入端子120未与缓冲器设备130相组装时不将输入端子连接到总线轨迹是很重要的。这种结构允许总线子系统100提供可变数目的连接器102。当连接器未被提供时，相关联的输入端子120和输出端子110不与缓冲器设备130相组装。仅输出端子110的未经组装的焊盘112A、112B留在受控阻抗总线104的总线轨迹对108A、108B上。未经组装的焊盘112AU12B被构造为在总线轨迹对上提供最小的短截线，由此使受控阻抗总线104上因减少的连接器补偿引起的信号衰退最小化。此外，缓冲器设备130将需要诸如对与HDMI一致性测试规范的一致性的测试之类的验证的组件与受控阻抗总线104和系统的其余部分隔离开。这可以准许系统 被设计为使得其可被配置有可变数目的连接器而无需对每个配置进行完整验证。
使能输入132与缓冲器输出端子110的每个相关联。缓冲器设备130被连接到使能输入，以便在由使能输入使能时将信号提供到总线轨迹对上。使能输入132可以是如图1A所示的与每个缓冲器输出端子110相关联的离散信号。在其它实施例中，使能输入132可以是被提供到与所有所提供的缓冲器输出端子110相连接的一个或多个信号线上的经编码信号。例如，使能输入可被提供到内部集成电路(I2C)串行总线上。
成功的高速TMDS差分信号路由是一项复杂的系统设计挑战。将用于ESD保护的最微小寄生负载添加到这些经微调的传输线通常可能是一致性测试通过或一致性测试失败之间的差别。得到的传输线特性和阻抗匹配不能仅从组件水平规格中被容易地预测出，并且实际上，一些不直观(counter-1ntuitive)的结果可被观察到。例如，添加轨迹电感或短截线在某些情况中实际上可以改善线路的特性阻抗。
本发明将要经过严苛的一致性测试的系统的一部分，S卩，连接器与系统的其余部分相分离。由于对容纳广泛种类的相连接设备和连接电缆的需要，设计一致的连接器是复杂的。这要求连接器和相关联的连接满足对呈现给连接设备的电特性的紧密容忍性。本发明将一致性要求限制于连接器102、缓冲器设备130和互连连接器轨迹122AU22B。这可以允许每个连接器子系统被设计并制造为具有严格的容忍性而不会给系统的其余部分带来复杂性和开支。
受控阻抗总线104也表现出复杂系统设计挑战。本发明还将受控阻抗总线与连接器相分离，以使得总线不经过连接器所需的严苛的一致性测试。这种分离还使得受控阻抗总线的设计经受已知的受控制的要求。尽管难以设计出允许可变数目的连接器出现在可以通过连接器所需的严苛的一致性测试的总线上的受控阻抗总线104，然而利用用于将缓冲器设备130连接到缓冲器输出端子的有限数目的配置来设计出将已知数目的缓冲器输出端子110连接到接收设备106的总线是更实际的。
如图1A所示，总线轨迹对108A、108B可以是在印制配线板134的第一侧上被规定路线的微带线轨迹。在图1A中，印制配线板的第一侧是底侧，如通过利用虚线绘制总线轨迹对所表明的。两个或更多个缓冲器输出端子110的焊盘112AU12B中的每个焊盘在印制配线板134的第二侧上并且经由通孔被连接到总线轨迹对108A、108B中的一个。该配置允许连接到总线轨迹对的焊盘112AU12B被构造为使得未被使用的焊盘在总线轨迹对上产生最小的短截线。
图2A示出了根据本发明原理配置的另一总线子系统200。图2B是图2A的总线子系统的一部分的放大图。在本实施例中，总线轨迹对208A、208B是在印制配线板234的第一侧上被规定线路的微带线轨迹，并且两个或更多个缓冲器输出端子的焊盘212A、212B中的每个焊盘是总线轨迹对之一的一部分。在此实施例中，印制配线板的第一侧是顶侧，如通过利用实线绘制总线轨迹对所表明的。
缓冲器设备230可以是如图所示的沿着四边中的每一边提供连接的矩形表面装载设备。到缓冲器输出端子的焊盘对212A、212B的连接可以沿着第一侧236。相对侧238上的连接可以未被使用，从而允许它们被连接到总线轨迹208A、208B。
缓冲器设备230可以包括用以优化来自缓冲器设备的热传递的散热片(thermalslug)。导热电绝缘体240可以将缓冲器设备的散热片通过热耦合到印制配线板234的第一侧。这可以允许改善热散逸而不会在总线轨迹208A、208B之间造成电短路。示例性导热电绝缘体可以是导热环氧涂胶。
缓冲器设备230和导热电绝缘体240可以具有比空气高的介电常数。这将降低总线轨迹208A、208B通过缓冲器设备230时的总线轨迹208A、208B的阻抗。总线轨迹构造可被调节以在可以放置缓冲器设备的部分提供较高阻抗，以减小安装缓冲器设备的影响。
图3示出了根据本发明的原理配置的另一总线子系统300。在本实施例中，第一印制配线板334包括受控阻抗总线304和缓冲器输出端子310。第二印制配线板336包括被装配到第二印制配线板的一个缓冲器设备330和一个连接器102。第二印制配线板336被连接到缓冲器输出端子310。受控阻抗总线304可以以如图所示的蜿蜒配置来构造，以辅助第二印制配线板336到缓冲器输出端子310的连接。使用第二印制配线板来支持连接器102和缓冲器设备330可以允许矩形表面装载缓冲器设备更容易地连接到受控阻抗总线304。第二印制配线板的使用还可以允许将更昂 贵的严格容忍性印制配线板用于设备中要经过严苛的一致性测试的部分，而允许在设备的其余部分中使用不太昂贵的印制配线板。各种数目的第二印制配线板336可被装配到一个第一印制配线板334，以提供具有各种数目的连接器的总线子系统300的配置。
图4示出了根据本发明的原理配置的另一总线子系统400。在此实施例中，与前面的实施例类似地将受控阻抗总线404设置在第一印制配线板434上。连接器配件402A、402B从电缆连接器接收TMDS，并且被连接到第一印制配线板434上的受控阻抗总线404中的总线轨迹对408A、408B，以将TMDS提供给受控制阻抗总线。连接器配件402A、402B可被壳体442装入其中，壳体442纳入电缆连接器并且提供机械支持。如从图中可见的，对于连接器配件的壳体442被去除以示出内部组件的右边的连接器配件402B，连接器配件提供第二印制配线板436，其包括从电缆连接器接收TMDS的触点对414A、414B。壳体442可以将触点对414A、414B以及缓冲器设备430的至少一部分装入其中。壳体442和触点对414A、414B可以是高清晰多媒体接口(HDMI)连接器的一部分。
装配到第二印制配线板436的缓冲器设备430通过第二受控阻抗总线连接到触点对414A、414B，以从触点对接收TMDS。缓冲器设备430还连接到位于第二印制配线板的第一边缘446处的端子对444A、444B。第二印制配线板436的端子对444A、444B连接到第一印制配线板434的总线轨迹对408A、408B，以提供TMDS或者所缓冲的TMDS的复本。第二印制配线板还包括用以接收使能由缓冲器设备430提供的TMDS的信号的使能输入448。
将缓冲器设备430与连接器触点414A、414B相集成可以允许设计出符合HDMI —致性测试规范的成本有效的HDMI连接器402A、402B。这可以允许利用一致的HDMI连接器来设计出多种HDMI接收器设备，以使得整体设备不需要HDMI —致性测试。一致的HDMI连接器402A、402B与受控阻抗总线404的相组合可以进一步准许设计出可容易地被配置为包括各种数目的HDMI连接器的HDMI接收器设备。缓冲器设备430与连接器触点414A、414B的集成可以允许对被构造为具有严格容忍性的高级印制配线板进行成本有效使用，因为印制配线板的区域被最小化并且所需要的相同配件的数目被最大化。连接器配件可以被配置为使得第二印制配线板以直角而非如图4所示的平行地连接到第一印制配线板。这可以允许受控阻抗总线是直的而非蜿蜒的。
图5示出了根据本发明的原理配置的另一总线子系统500。在本实施例中，受控阻抗总线504由在总线轨迹对5·08A、508B中将缓冲器设备530连接到总线的区域中不连续的多段组成。缓冲器设备530在设备的第一侧536上具有缓冲器输出端子。缓冲器设备530选择性地将连接器102耦合到总线504。缓冲器设备530还提供从设备的第一侧536上的缓冲器输出端子到与第一侧相对的设备的第二侧538上的总线端子的总线轨迹508A、508B的受控制阻抗连续性。
缓冲器设备530从最接近于从总线接收信号的接收设备106的位置开始被装配到受控阻抗总线504上。另外的缓冲器设备可被添加到总线504，以延长所提供的连接器102的数目所需的总线的长度。将理解，可以存在总线505的这样的一段，该端从离接收设备106最远的缓冲器设备530延伸到未装配另一缓冲器设备的位置。可将阻性端接510设置在未被装配的位置处，以减少高速信号在总线轨迹508A、508B上的反射。
印制配线板534可以在总线504的不连续处提供热焊盘512。热焊盘512可被焊接到缓冲器设备530上的散热片540，以辅助热从缓冲器设备传递到印制配线板534。热焊盘512可以经由通孔被连接到印制配线板534的接地平面，以进一步改善热传递。
尽管已在附图中描述和示出了某些示例性实施例，但是将明白，这些实施例仅是对宽泛发明的说明而非限制，并且本发明不局限于所示出和描述的具体构造和布置，因为本领域技术人员可以想到各种其 它修改。因此描述被认为是说明性的而非限制性的。
权利要求
1.一种总线子系统，包括: 受控阻抗总线，所述受控阻抗总线包括运送最小跳变差分信号TMDS的总线轨迹对； 两个或更多个缓冲器输出端子，所述缓冲器输出端子中的每个包括连接到所述总线轨迹对的焊盘对，每个焊盘被构造为使得未被使用的焊盘在所述总线轨迹对上产生最小的短截线； 两个或更多个缓冲器输入端子，所述缓冲器输入端子中的每个包括基本上与所述总线轨迹垂直地延伸的连接器轨迹对； 至少一个连接器，所述连接器包括连接到缓冲器输入端子中的一个缓冲器输入端子的所述连接器轨迹对的第一端的触点对； 至少一个缓冲器设备，所述缓冲器设备连接到所述缓冲器输入端子中的所述一个缓冲器输入端子的所述连接器轨迹对的第二端以及所述缓冲器输出端子中的一个缓冲器输出端子的焊盘对，所述缓冲器设备将所述TMDS提供到所述总线轨迹对上。
2.如权利要求
1所述的总线子系统，还包括与所述缓冲器输出端子的每个相关联的使能输入，所述缓冲器设备还连接到所述使能输入，所述缓冲器设备当被所述使能输入使能时将所述TMDS提供到所述总线轨迹对上。
3.如权利要求
1所述的总线子系统，其中，所述总线轨迹对是在印制配线板的第一侧上被规定路线的微带线轨迹，并且所述两个或更多个缓冲器输出端子的焊盘中的每个焊盘位于所述印制配线板的第二侧上并且经由通孔连接到所述总线轨迹对中的一个总线轨迹。
4.如权利要求
1所述的总线子系统，其中，所述总线轨迹对是在印制配线板的第一侧上被规定路线的微带线轨迹，并且所述两个或更多个缓冲器输出端子的焊盘中的每个焊盘是所述总线轨迹对中的一个总线轨迹的一部分。
5.如权利要求
4所述的总线子系统，其中，所述缓冲器设备是沿着四边的每边提供连接的矩形表面装载设备，到所述缓冲器输出端子的焊盘对的连接沿着第一边并且相对边上的连接未被使用。
6.如权利要求
4所述的总线子系统，还包括导热电绝缘体，用以将所述缓冲器设备热耦合到所述印制配线板的所述第一侧。
7.如权利要求
1所述的总线子系统，还包括:包括所述受控阻抗总线和所述缓冲器输出端子的第一印制配线板，以及连接到所述缓冲器输出端子的第二印制配线板，其中，正好一个连接器和正好一个缓冲器设备被装配到所述第二印制配线板。
8.如权利要求
4所述的总线子系统，其中，所述受控阻抗总线是不连续的并且所述缓冲器设备是沿着四边中的每边提供连接的矩形表面装载设备，到所述缓冲器输出端子的焊盘对的连接沿着第一边并且相对边上的连接为所述第一边上的连接提供连续性，所述缓冲器设备跨越不连续性被连接到所述受控阻抗总线。
9.如权利要求
1所述的总线子系统，其中，由所述缓冲器设备提供到所述总线轨迹对上的信号是所述连接器轨迹对上的信号的所缓冲的复本。
10.如权利要求
1所述的总线子系统，还包括连接到所述受控阻抗总线的高清晰多媒体接口 HDMI接收器，其中，所述连接器是HDMI连接器。
11.一种总线子系统，包括: 受控阻抗总线，所述 受控阻抗总线被设置在第一印制配线板上，所述受控阻抗总线包括运送最小跳变差分信号TMDS的总线轨迹对； 两个或更多个缓冲器输出端子，所述缓冲器输出端子中的每个包括连接到所述总线轨迹对的焊盘对，每个焊盘被构造为使得未被使用的焊盘在所述总线轨迹对上产生最小的短截线；以及 被设置在第二印制配线板上的至少一个连接器配件，其包括 触点对，用以从电缆连接器接收所述TMDS， 缓冲器设备，所述缓冲器设备连接到所述触点对，以及 位于所述第二印制配线板的第一边缘处的端子对，所述端子对经由所述缓冲器输出端子之一被连接到所述第一印制配线板的所述总线轨迹对以提供所述TMDS。
12.如权利要求
11所述的总线子系统，其中，所述第二印制配线板还包括使能输入，用以接收使能所述缓冲器设备所提供的TMDS的信号。
13.如权利要求
11所述的总线子系统，还包括用以纳入所述电缆连接器的壳体，所述壳体将所述缓冲器设备的至少一部分和所述触点对装入其中。
14.如权利要求
13所述的总线子系统，其中，所述壳体和所述触点对是高清晰多媒体接口 HDMI连接器的一 部分。
15.如权利要求
11所述的总线子系统，其中，所述缓冲器设备通过第二受控阻抗总线被连接到所述触点对。
16.一种连接器配件，包括: 印制配线板，所述印制配线板包括 触点对，用以从电缆连接器接收最小跳变差分信号TMDS， 缓冲器设备，所述缓冲器设备连接到所述触点对，以及 端子对，所述端子对位于所述印制配线板的第一边缘处并且连接到所述缓冲器设备以提供输出信号，所述输出信号是用于连接到未包括在所述印制配线板上的受控阻抗总线的输入信号的所缓冲复本。
17.如权利要求
16所述的连接器配件，其中，所述印制配线板还包括使能输入，用以接收使能所述缓冲器设备所提供的TMDS的信号。
18.如权利要求
16所述的连接器配件，还包括用以纳入电缆连接器的壳体，所述壳体将所述缓冲器设备的至少一部分和所述触点对装入其中。
19.如权利要求
18所述的连接器配件，其中，所述壳体和所述触点对是高清晰多媒体接口 HDMI连接器的一部分。
20.如权利要求
16所述的连接器配件，其中，所述缓冲器设备通过第二受控阻抗总线被连接到所述触点对。
专利摘要
一种受控阻抗总线包括运送最小跳变差分信号(TMDS)的总线轨迹对。提供了两个或更多个缓冲器输出端子。每个输出端子包括连接到总线轨迹对的焊盘对，以使得未被使用的焊盘在总线轨迹对上产生最小的短截线。提供了两个或更多个缓冲器输入端子。缓冲器输入端子中的每个包括基本上与总线轨迹垂直地延伸的连接器轨迹对。至少一个连接器被连接到缓冲器输入端子中的一个缓冲器输入端子的连接器轨迹对。至少一个缓冲器设备被连接到缓冲器输入端子中的一个缓冲器输入端子的连接器轨迹对的第二端以及缓冲器输出端子中的一个缓冲器输出端子的焊盘对。缓冲器设备在被使能输入使能时将信号提供到总线轨迹对上。
文档编号H04N5/765GKCN101978559 B发布类型授权 专利申请号CN 200980110186
公开日2013年8月21日 申请日期2009年2月19日
发明者彼得·施恩塔尼, 丰岛健一郎 申请人:索尼公司, 索尼电子有限公司导出引文BiBTeX, EndNote, RefMan专利引用 (4),