专利名称：具有垂直mos晶体管的只读存储单元装置的制造方法
许多电子学系统需要存储器，在这种存储器中以数字形式记入固定不变的数据。这种类型的存储器除称为只读存储器外还称为读取存储器或ROM。
为了存储大量数据，尤其是例如存储音乐数据，大量采用覆铝塑料圆盘作为读取存储器，即所谓的CD盘。这些圆盘在覆层中具有两类点状深坑，这些深坑对应于逻辑值0和1。在这些有序排列的深坑中存储数字信息。
为了读取CD盘上存储的数据，在输入机中这种圆盘机械地转动。这些点状深坑由激光二极管和光电管扫描。其中典型的扫描速率为2×40KHz。在一个塑料圆盘上可以存储约4GBit信息。
输入机包含运动的部件，这些部件经受机械磨损，占用较大体积并且只能提供较慢的数据读取速率。此外，输入机对振动敏感，因此在移动系统中的适用性受到限制。
为了存储较小量的数据，大量采用半导体基片，尤其是硅上的只读存储器。这些存储器往往是作为平面型硅集成电路实现的，在这种电路中采用MOS晶体管作为存储单元。在读取时，经与字线连接的MOS晶体管的栅极选取各存储单元。每个MOS晶体管的输入端与一个参考线连接，输出端与一个位线连接。在读取过程中计量是否有电流流经晶体管。相应地确定逻辑值0和1。
在这种只读存储器中，0和1的存储在技术上是这样实现的，在存储对应于“无电流通过晶体管”状态的逻辑值的存储单元中，将不制成MOS晶体管或不实现与位线的导电连接。另一种方案可以用这样的MOS晶体管来实现两种逻辑值，这些晶体管由于在沟道区中不同的离子注入而具有不同的使用电压。
这种已知的硅存储器大多具有平面形结构。据此每个存储单元需要极小的面积，该面积约为6-8F2，其中F表示当时工艺中可制造的最小结构尺寸。其中，在1μm工艺中平面型硅只读存储器被限制在0.14位/μm2的存储密度。
由专利US-PS5021355已知一种具有垂直MOS晶体管的只读存储器。为制造这种只读存储器在n掺杂的基片中制造P槽。在P槽表面制造n掺杂的漏区。为制造垂直MOS晶体管刻蚀出一些沟，这些沟延伸至P槽中。通过注入在沟的底部形成源区，该源区可直至与n掺杂基片邻接。沿沟的侧壁设置一沟道区。沟的表面设置一栅介质层。此沟用栅极填满。相邻的存储单元用浅的绝缘区相互隔离，这些浅的绝缘区把漏区分开并延伸至P槽中。在这种装置中0和1是如此区分的，即为逻辑值之一不刻蚀沟也不制造晶体管。
本发明要解决的课题是，提出一种在半导体基片上制造只读存储单元装置的方法，用这种方法可以实现具有更高存储密度的只读存储单元装置，并可保证高的成品率。
根据本发明该项课题用权利要求1所述方法得以解决。在从属权利要求中给出本发明的其它实施结构。
用本发明方法制造的只读存储单元装置包括第一类存储单元和第二类存储单元。第一类存储单元存储第一逻辑值，用垂直于主表面的MOS晶体管来实现。第二类存储单元存储第二逻辑值，用不制成晶体管来实现。
为制造只读存储单元装置，在一块用第一种导电类型掺杂的硅基片中制造一个第一掺杂区和一个第二掺杂区。第一掺杂区用第二种，即与第一导电类型相反的导电类型所掺杂。该区扩展到整个单元区。它既可以构成适当的扩展槽也可以构成在整个衬底上贯通的层。第二掺杂区用第一种导电类型所掺杂，并与基片的主表面交界。
在基片上制成许多基本上平行排列的绝缘沟。这些绝缘沟具有平行于主表面的条状横截面，并延伸至整个单元区。绝缘沟从主表面延伸到用第一种导电类型掺杂的基片中。
为制造第一类存储单元开一些孔，这些孔从主表面通过第一掺杂区延伸到用第一种导电类型掺杂的基片中。孔的表面设置一层栅介质和一个栅极。其中，第二掺杂区、第一掺杂区和基片用作漏、沟道和源。
为制造第二类存储单元，在相应的部位将不刻蚀孔。
这些存储单元优先排列成行和列。在每两个列之间各安置一个绝缘沟。字导线沿垂直于绝缘沟的方向延伸并与栅极连接。在各相邻绝缘沟之间平行于绝缘沟的第二掺杂区用作位导线。基片起公共导线的作用，在其上施加工作电压。
优先采用单晶硅制造的基片作为半导体基片。
为制造垂直MOS晶体管，这些孔总是优先这样排列，使这些孔与绝缘沟之一和第二掺杂区相邻部分之间的界面相重叠。借此可以使制成的装置具有较高的组装密度。
特别有利的是，以这样的距离和这样的宽度来制造绝缘沟，使相邻绝缘沟间的距离基本上与绝缘沟的宽度相等。同时制造具有横截面平行于主表面的孔，其线性尺寸基本上等于绝缘沟的宽度。这就是说，制造的孔例如呈正方形时其边长等于绝缘沟的宽度，或者圆形时其直径等于绝缘沟的宽度。其中，孔的横截面的中心安置在偏离绝缘沟的中点处。
如果在此实施结构中绝缘沟的宽度等于所采用的工艺中能制造的最小结构尺寸F，那么，一个存储单元所需面积为4F2。在本发明的此种实施结构中使用的调整精度总是优于最小可制造的结构尺寸F。据此，在1μm工艺中可以制造面积为4μm2的单个存储单元。从而可以达到存储密度0.25位/μm2。因此用本发明制造的只读存储单元装置适用于存储大量数据。据此，该装置是常规CD存储盘之外的另一令人感兴趣的选择，因为本发明装置允许对所存储信息任意选择读取，并且为了读取它不需要机械运转机构和从而需要较少电能，而且它也可以用于运动的系统。
在制造具有4F2存储单元的存储单元装置时，参照绝缘沟的中点把孔安置偏离约半个绝缘沟的宽度是有利的，因为此时相邻存储器单元间的绝缘最好。
包括在本发明范围内的一项内容是，在制造存储单元装置的单元区的同时，在基片周边制造控制存储单元装置的MOS晶体管。其中周边MOS晶体管的栅氧化物和栅极可以与存储器单元区中的栅氧化物和栅极在相同工艺步骤中制造。
下面借助一实施例和几个附图进一步阐述本发明。
图1示出具有第一掺杂区的基片。
图2示出制成绝缘沟的基片。
图3示出具有覆盖周边某一区域的掩膜的基片。
图4示出制成第二掺杂区和在第二掺杂区表面制成绝缘层之后的基片。
图5示出为完成垂直MOS晶体管开孔和制成栅氧化物之后的基片。
图6示出制成掺杂多晶硅层之后的基片。
图7示出掺杂多晶硅层制成字导线结构和制成周边MOS晶体管栅极结构以及制成周边MOS晶体管的源/漏区之后的基片。
图8按本发明方法制造的存储单元装置的一个单元区俯视图。
例如在n掺杂的具有掺杂物浓度为1×1019cm-3的单晶硅基片1上形成第一掺杂区2。该第一掺杂区2例如是P掺杂的，掺杂物的浓度例如为5×1616cm-3(见图1)。此第一掺杂区2例如通过整个面积的或者掩膜掩蔽的硼注入制造或者借助CVD(化学气相淀积)外延生长在原位的P掺杂层。此第一掺杂区2包括一个主平面3。垂直于主平面3，此第一掺杂区2具有例如0.5μm至1μm的厚度。
利用覆盖在主平面3上的沟掩膜，为清楚起见未示出，在各向异性干法刻蚀工艺中刻蚀出若干沟4(见图2)。在后续工艺中基片1的制造单元区5的那部分中，沟4以条状形式分布在主平面3上。这些沟4例如深0.5至1μm。它们延伸到n掺杂基片1中。与主平面3平行，这些沟4具有最小结构尺寸F的宽度，例如0.6μm和具有例如100μm的长度。在单元区5的范围内例如相互平行排列16,000个沟。相邻沟4的间距也具有最小结构尺寸，例如0.6μm。
此外，在基片上单元区5的外部制成一周边区。在刻蚀沟期间在周边5的范围内同样刻蚀出沟4a，这些沟以后用于隔离周边区6中要制造的电路部件。
随后，沟4、4a用绝缘材料填充。为此，例如在900℃进行热氧化，在氧化过程中形成约40nm厚的SiO2层。随后用TEOS(译注四乙氧基硅烷)方法以基本上保持边缘形状的覆盖来淀积另一SiO2层。该另一SiO2层淀积的如此之厚可使沟4、4a完全填满。接着该另一SiO2淀积层和热氧化SiO2层在相对于Si的选择性刻蚀方法中，例如用CHF3、CF4、Ar进行反刻蚀，直至露出第一掺杂区2的表面。以这种方式使沟4、4a用SiO2组成的沟绝缘物7填满。
随后，在主平面3的整个平面上淀积SiO2薄层8和Si3N4层9。所产生的SiO2层8例如厚20nm和Si3N4层9例如厚100nm。在周边6上覆盖一层例如用光刻胶制成的掩膜10，而单元区不用掩膜10覆盖。把掩膜10作为刻蚀掩膜使用，在各向异性的干法刻蚀工艺中将Si3N4层9和SiO2层8刻出图形，使单元区5范围内的主平面3露出。
通过在注入能量为50keV和剂量为5×1015cm-2时的砷注入在沟绝缘区7之间各制造一段条形第二掺杂区11，该区n+掺杂具有掺杂浓度1021cm-3。第二掺杂区11垂直进入主平面3的深度各约0.2μm(见图3)。
去掉掩膜10后，于850℃在含水气氛中进行热氧化。由此在第二掺杂区11表面自对准地形成一SiO2绝缘层12。此绝缘层12具有约400nm的厚度(见图4)。
为了改善单元区5的平整度，在用于制造第二掺杂区11的注入之前，可以使用例如HBr、Cl2、He进行相对于SiO2的选择性硅刻蚀。其中，在单元区中第一掺杂区2的高度减少约等于以后要制造的绝缘层12厚度的一半。然后，在第二掺杂区11表面形成自对准绝缘层12的热氧化时，反刻蚀形成的台阶可由氧化时材料的膨胀所补偿，使得单元区得到一平的表面。为清楚起见这些步骤未详细示出。
在制成绝缘层12之后，在周边区6中的氮化硅层9和SiO2层8例如用CHF3、O2或CHF3、CF4、Ar去除。
制造一个掩膜完全覆盖周边区6并在单元区中确定孔的位置。随后，在一各向异性的刻蚀工艺中，例如用Ar刻蚀出孔13，这些孔各与一个沟绝缘区7邻接并且部分重叠。在此刻蚀工艺中单元区5被程序化。这些孔13沿与主平面3平行的方向具有基本上呈正方形的横截面，其边长具有最小结构尺寸F例如0.6μm。参照当时相邻的沟绝缘区的中点，孔13安置在移位F/2处。其中利用当今工艺技术使调整精度始终优于最小结构尺寸F。孔13延伸进入n掺杂的基片1中。这些孔具有例如1μm的深度。
去掉掩膜后，例如在750℃进行热氧化。其中，于暴露的硅表面上形成栅氧化物14。此时栅氧化物14不仅在暴露的硅表面，孔13的侧壁及底部上形成，而且也在周边区6中第一掺杂区2暴露的硅表面上形成。由于掺杂浓度不同，在孔13中于第一掺杂区2的表面上栅氧化物14生长的厚度与基片1上以及第二掺杂区11的表面上栅氧化物的厚度相比较薄。在第一掺杂区2的表面栅氧化物14生长厚度例如为15nm，在基片1和第二掺杂区11的表面生长厚度约30nm(见图5)。
例如用硼进行注入，其中注入能量例如为25keV和剂量例如为1×1012cm-2。通过此注入就确定了下面的工艺中在周边区6内要制造的MOS晶体管的工作电压。
接着，在整个表面上淀积例如由掺杂的多晶硅形成的导电层15，此导电层15基本上以边角保形覆盖的方式淀积。导电层15的厚度是这样调整的，即使孔13完全填满。导电层15的淀积例如在使用SiH4的CVD(化学气相淀积)方法中进行，其中给反应气体加入磷作为掺杂物。导电层15淀积厚度例如为400nm(见图6)。
制造一个光刻胶掩膜(未示出)。在一各向异性刻蚀工艺中，例如用HBr、Cl2，采用此光刻胶掩膜作为刻蚀掩膜，使导电层15结构化(见图7)。由此在单元区5的范围内，由导电层15制成字导线15a。同时在周边6的范围内制成MOS晶体管的栅极15b。
字导线15a垂直于沟绝缘区7延伸。字导线15a在孔13中所设置的部分各构成MOS晶体管的栅极，该晶体管是由基片1、第一掺杂区2、第二掺杂区11以及在各孔13的侧壁安置的栅介质层14组成。这些垂直MOS晶体管的栅极通过制造决定与有关字导线15a连接。
随后，为了制造周边区6中的侧面MOS晶体管，通过字导线15a以及栅极15b的垂直侧壁的保形淀积和各向异性刻蚀SiO2层，制造SiO2隔离层16。通过例如注入能量为50keV和剂量为5×1015cm-2的砷，在周边区6中制成源/漏区17。因为周边区6中的MOS晶体管的源/漏区17与栅极15b和字导线15a的导电类型相同，所以，此次注入可以不使用附加掩膜。
为了在周边区6中制造侧面MOS晶体管，也可以利用其它由MOS技术已知的工艺步骤，例如LDD-剖面，Salicide技术和类似技术。
随后，为了制造只读存储单元装置，在整个平面上淀积一层起平面化作用的中间氧化物层，例如硼-磷-硅酸盐玻璃。并于其中打出接触孔。这些接触孔例如用钨填满。接着制造金属化层，例如通过淀积和制成结构化的铝层。最后覆盖上钝化膜。在此，基片1上也安置上接触电极。这些标准工艺步骤图中未详细示出。
在按本发明制造的只读存储单元装置中，n掺杂的基片1用作公共基准导线，它与单元区5中垂直MOS晶体管的源区连接。各相邻沟绝缘区7之间安置的P掺杂的第一掺杂区2的条状部分用作垂直MOS晶体管的沟道区。在相邻沟绝缘区7之间各条状第二掺杂区11被用作位导线。
图8示出按本发明制造的只读存储单元装置的单元区5的俯视图。只读存储单元装置在单元区5中包括第一存储单元18及第二存储单元19。在图8中第一存储单元18和第二存储单元19的单元大小用点、划线标出。在第一存储单元18中各存储一个第一逻辑值，在第二存储单元19中存储一个第二逻辑值。第一存储单元18中的第一逻辑值是这样写入的，即在第一存储单元18的区域中通过刻蚀孔13及通过制造栅氧化物14和栅极15制成垂直MOS晶体管，其栅极与字导线15a之一连接。
在第二存储单元19中的第二逻辑值是这样写入的，即在第二存储单元19的区域中不刻蚀孔，并从而在后续的制造工艺中，不形成垂直MOS晶体管。因此，在第二存储单元19上延伸的字导线15a在第二存储单元19的范围内不与垂直栅极连接。据此，当经相应的字导线15a选择第二存储单元19时，没有电流流过相应的位导线11。
本发明的制造方法需要使用七块光刻掩膜版，其中与单元区5同时制成周边区域6中的侧面晶体管。在本实施例中，一个存储单元18、19所需面积为4F2，其中F为在当时光刻中可制造的最小结构尺寸。
权利要求
1.制造只读存储单元装置的方法，-其中，在半导体基片1的主平面(3)上制成一单元区(5)，该区具有第一类存储单元(18)，在这些单元中存储第一逻辑值，并且这些单元包括至少一个垂直于主平面(3)的MOS晶体管，和该区具有第二类存储单元(19)，在这些单元中存储第二逻辑值并且这些单元不包含MOS晶体管，-其中，半导体基片(3)由第一种导电类型掺杂和具有第一掺杂区(2)，该区域由一个与第一导电类型相反的第二导电类型所掺杂并且该区在单元区(5)的范围内与主平面(3)邻接，-其中，制成多个基本上平行的条状绝缘沟(7)，这些沟从主平面(3)通过第一掺杂区(2)直至进入半导体基片(1)，-其中，制成第二个由第一种导电类型所掺杂的区域(11)，该区域具有比第一掺杂区(2)较浅的深度并与主平面(3)邻接，-其中，为制造垂直MOS晶体管开若干孔(13)，这些孔从主平面(3)穿过第一掺杂区(2)直至进入半导体基片(1)，并且其表面具有栅介质(14)和栅极(15)。
2.根据权利要求1所述方法，其中为制造垂直MOS晶体管，孔(13)都是这样开的，使这些孔覆盖在绝缘沟(7)之一与部分相邻的第二掺杂区(2)之间的交界面上。
3.根据权利要求2所述方法，-其中，以这样的间距制造具有这样宽度的绝缘沟(7)，使相邻绝缘沟(7)之间的距离基本上等于绝缘沟(7)的宽度，-其中，制造的孔(13)具有平行于主平面(3)的横截面且具有基本上与绝缘沟(7)的宽度相同的直线尺寸，-其中，孔(13)横截面的中心安置在偏离绝缘沟(7)中点的位置。
4.根据权利要求3所述方法，其中，孔(13)横截面的中心安置在偏离绝缘沟(7)中点大约为绝缘沟(7)半宽的位置。
5.根据权利要求1至4之一所述方法，其中，为制造绝缘沟(7)，采用沟掩膜在各向异性的干法刻蚀工艺中刻蚀出沟(4)，这些沟用绝缘材料填满。
6.根据权利要求5所述方法，-其中，在单元区(5)中的第二掺杂区(11)的表面上设置绝缘层(12)，-其中，采用孔掩膜通过各向异性干法刻蚀工艺刻蚀出孔(13)，-其中，进行热氧化制造栅氧化物(14)，-其中，为制造栅电极以基本上保形边缘覆盖方式在整个平面上淀积导电层(15)，该层基本上填满孔(13)，并且制成的结构形成条状字导线(15a)，它们垂直于绝缘沟(7)分布。
7.根据权利要求6所述方法，-其中，在主平面(3)的整个平面上覆盖由SiO2和Si3N4组成的双薄层(8、9)，-其中，在单元区(5)范围内经注入制成第二掺杂区(11)之后把此双薄层(8、9)去掉，-其中，经热氧化在第二掺杂区表面形成绝缘层(12)，而在单元区(5)外部表面的氧化受到双薄层(8、9)的阻挡，-其中，在形成绝缘层(12)后把双薄层(8、9)去掉。
8.根据权利要求7所述方法，其中，在覆盖双薄层(8、9)之前，在单元区(5)的范围内进行相对于SiO2对Si的选择性刻蚀。
9.根据权利要求6至8之一所述方法，-其中，在进行热氧化形成栅氧化物(14)时，在单元区(5)外部的周边区(6)内同时形成MOS晶体管的栅氧化层，-其中，导电层(15)是这样构成的，使同时在周边区(6)内形成MOS晶体管的栅极(15b)。
10.根据权利要求9所述的方法，-其中，在边缘区(6)内MOS晶体管的栅极(15b)的侧壁安置绝缘侧壁(16)，-其中，经注入在周边区(6)内形成MOS晶体管的源/漏区(17)，其中具有绝缘侧壁(16)的栅极(15b)被用作掩膜。
全文摘要
为了制造具有第一类和第二类存储单元的只读存储单元装置，其中第一类存储单元包括一垂直MOS晶体管，第二类存储单元不包括垂直MOS晶体管，在具有对应于源(1)、沟道(2)和漏(11)的层顺序的硅基片(1)上为第一存储单元刻蚀孔(13)，这些孔设置有栅介质(14)和栅电极(15a)。为了隔离相邻存储单元制造绝缘沟(7)，其间距最好等于其宽度。
文档编号H01L27/112GK1168740SQ95196567
公开日1997年12月24日 申请日期1995年10月5日 优先权日1994年10月20日
发明者L·列斯彻, F·霍夫曼, W·罗斯尼, W·克劳兹彻内达 申请人:西门子公司