专利名称：半导体器件的生产方法
技术领域：
本发明涉及一种半导体器件的生产方法，该半导体器件是由具有一双极元件和一电阻元件的集成电路构成或由具有一双极元件和一MOS器件以混状态结合在其中的一双CMOS集成电路构成。
具有一双极元件和常规电路必须具有一高精度的电阻器件，其通常是与双极元件的基极扩散层同时形成的。例如，已公开的有关这种构造的技术，《超速数字器件》，第一辑，“超速双极器件”，4.4.1节，90-91页，BaiFukan出版。
下面将结合附
图1A到1C，介绍具有一双极元件和一电阻元件集成电路的常规半导体器件的生产方法。-N+型嵌入层2和-P+型嵌入层3被分别地形成在一P型硅基片1上，而在其上生长一厚度近似1.0-3.0微米范围的N型外延层4。其后，P型阱5用于元件的隔离用选择氧化方法形成-P型沟道截断环7和场氧化膜8。在温度为900-1000℃的氧气环境中形成一厚度约200的氧化膜9和通过注入量近似在1-2×1016cm-2范围内的磷(见图1A)形成-N+型集电极扩散层10。
然后，对双极元件部分和电阻元件部分的N型外延层的硅表面进行气体的化学刻蚀，如CF4等气体可有选择地腐蚀深度约达0.01-0.2μm的范围。采用化学干刻蚀的原因是，一金属污染层、一用离子注入和反应的离子刻蚀造成的损伤层或一杂质沉积层，当容许其存在于基极表面上时，将产生电子的重新结合并引起双极元件电流放大系数下降。在温度约900-1000℃的情况下，生成一高度约200的氧化膜18，用掺杂硼形成一基极扩散层20和一电阻扩散层21，掺杂硼是通过以5×1012-5×1013cm-2的量分别注入离子到双极元件部分和电阻元件部分，及以3-5×1015cm-2的量掺杂硼，形成一接引基极扩散层22和-P+扩散层23(图1B)。
然后，用化学汽相淀积的方法生成一厚度约2000-3000的绝缘膜25；通过断开一发射极部分，用化学汽相淀积方法生成一厚度约200-300的发射极多晶硅，形成一发射极扩散层26，以约1-2×1016cm-2的量注入砷离子，并通过一个氮气环境中在温度900-950℃范围内10-20分钟的热处理，使注入的砷将被扩散到N型外延层4为止，及用平版印刷方法形成发射极27。其后，用标准的工艺规程完成一内层膜18和一铝电极29的半导体器件(图1C)。
这种常规的方法的缺点是不能同时地形成双极元件基极扩散层和电阻元件扩散层。其原因如下。
电阻元件的单位长度和每个表面面积的电阻值仅是根据基极扩散层的密度设定的，而双极元件的电流放大系数是根据基极扩散层的密度和发射极扩散层密度设定的。顺便说一下，当用于形成发射极的多晶硅在通过常规低压化学汽相淀积法生长时，由于下降的压力，环境氧夹带在断开的发射极部分产生一氧化膜结构，换句话说即在发射极和基极间界面上。这个氧化膜是通过在生长过程中随氢的消减而除去的。半导体器件最近的趋势是朝着更高的运行速度和更高的集成度发展，迫使设计双极元件发射极的尺寸降低到约0.8微米的水平，这时，随着氢气减少的影响减弱，而氧化膜与通常达到的厚度相比要保留了较大的厚度，因为发射极断开部分的宽高比必定要大。众所周知，如果这个厚的氧化膜持续存在，电流放大系数将增加，这是因为氧化层对收集正空穴起作用并随后增加基极射入效率。
然而，利用常规的技术控制发射极和基极之间界面上将形成的氧化膜厚度是非常困难的。为阻止电流放大系数的绝故，利用基极扩散层密度得到氧化膜厚度调节的方法是行之有效的。然而，当双极元件的基极扩散层和电阻元件扩散层将被同时形成时，电阻元件扩散层浓度必然的增加同时引起电阻量值的减小。当电阻元件是以比通常所期望的电阻量值下降的更小宽度或更大的长度形成时，减小的宽度降低了电阻量值的绝对精度或增加的长度防碍了广泛小型化的元件。
本发明的目的是为解决上面所述的已有技术中存在的问题，提供一种半导体器件的生产方法，该器件具有同时优选双极元件特性和电阻元件特性的能力，并具有高性能、高集成度和高可靠性。
根据本发明的第一种方式，为实现前述目的，提供了一种设置在一硅基片上具有一双极元件部分和杂质扩散层形成的电阻元件部分的半导体器件的生产方法，它包括(a)一个步骤，在硅基片上和在基片整个表面上形成的元件上形成第一氧化膜；(b)一个步骤，有选择地依次除去对应于双极元件部分基极区和第一氧化膜直接下垫面的硅基片表面上的第一氧化膜，同时清洗新露出的表面；(c)一个步骤，在硅基片上和硅基片整个表面上形成的组成元件上形成一第二氧化膜，其中在基极区域上形成的氧化膜厚度和电阻元件部分上形成的氧化膜厚度有差异；(d)一个步骤，有选择地即刻注入离子到双极元件部分和电阻元件部分。
根据本发明的第二种方式，提供了在半导体器件的生产方法中，在上述的步骤(a)和步骤(b)之间还包括一个穿过作为掩膜的第一氧化膜注入离子到双极元件部分的集电极区域的步骤，和一个全部除去第一氧化膜的步骤。
根据本发明的第三种方式，提供了一种设置在一硅基片上，具有一双极元件部分和由杂质扩散层形成的电阻元件部分的半导体器件的生产方法，它包括(a)一个步骤，在硅基片上和在硅基片整个表面上形成的组成元件上形成第一氧化膜；(b)一个步骤，穿过作为掩膜的第一氧化膜注入离子到双极元件部分的集电极区；(c)一个步骤，有选择地依次除去对应于双极元件部分基极区和第一氧化膜直接下垫面的硅基片表面上的第一氧化膜，同时清洗新露出的表面；(d)一个步骤，在硅基片上和在硅基片整个表面上形成的组成元件上形成第二氧化膜，其中在基极区上形成的氧化膜厚度和在电阻元件部分上形成的氧化膜厚度有差异；(e)一个步骤，有选择地即刻注入离子到双极元件部分和电阻元件部分中。
根据本发明的第四种方式，提供了一种设置在一基片上、具有一双极元件部分、一杂质扩散层形成的电阻元件部分和一MOS元件部分的半导体器件的生产方法，它包括(a)在硅基片上和在整个硅基片表面上形成的组成元件上形成一第一氧化膜的步骤；(b)穿过作为掩膜的第一氧化膜注入离子到双极元件部分集电极区域的步骤；(c)整个地除去第一氧化膜的步骤；(d)在前述的MOS元件部分上顺序地形成一栅氧化膜和一栅电极的步骤；(e)在硅基片上和在其整个表面上形成的组成元件上形成一第二氧化膜的步骤；(f)有选择地依次除去对应于双极元件部分基极区的第和第一氧化膜直接下垫面的硅基片表面上的第一氧化膜，并同时清洗新暴露表面的步骤；(g)一个步骤，在硅基片上和在其整个表面上形成的组成元件上形成一第三氧化膜，其中在基极区上形成的氧化膜厚度和在电阻元件部分上形成的氧化膜厚度有差异；(h)有选择地并瞬间地注入离子到双极元件部分和电阻元件部分中去的步骤。
根据前面所述的第一种方式，双极元件可以阻止增加电流放大系数，并且同时，由于根据预定形成基极区氧化膜的厚度和预定形成电阻区氧化膜厚度的差异瞬间实现的离子注入，高精度电阻量值能够实现。从而，因为生产是在没有增加光致抗蚀掩膜数量或增加成本情况下完成的，所以容得半导体器件以高产率生产制造。
根据第二种方式，晶体的瑕疵由于离子注入得以减少，而产量能增加到大约5-10％范围的幅度，因为要作为把磷注射进入集电极区掩体的氧化膜其厚度可以随意设定，使得它比第一实施例中所采用的厚度还要大。
根据第三种方式，因为基极扩散层被允许在指定作为双极元件一集电极引出部分的N+型扩散层的成形之后形成，所以集电极电阻(rsc)可以被降低、基极宽度可以被减小、而双极元件的性能能够改进。
根据第四种方式，因为第一氧化膜被整个地除去，所以能够轻易地获得用于MOS元件微型化的栅氧化膜厚度的减小。作为用于进入MOS元件的源极和漏极区离子注入的掩膜，能够使用用于掺硼进入电阻元件部分的同样掩膜。
第四种方式允许双极元件的性能更进一步提高，这是因为集电极电阻(rsc)能够被降至第三种方式集电极电阻的1/2左右，这是由产生用于指定作为N型沟道MOS元件部分源极和漏极区的N+扩散层24成形，并将被同时地实现为指定作为集电极引出部分的N+型集电极扩散层10上补偿的砷注入引起的。
根据本发明半导体器件的生产方法，它包括首先对基区进行化学表面处理，然后清洗新暴露表面的步骤，其允许没有增加掩膜数量或增加费用的情况下高产率的生产半导体器件，这是因为双极元件和电阻元件能够在同时被精选。另外，双极元件的电流放大系数和电阻元件的电阻量值可以独立地设定，这因为它们不是由硼掺杂量唯一确定的，也因为用于进入两元件硼的注入的掩膜在厚度上的不同。因此，设计的自由度和生产的允许量(在工序中)二者因为双极元件和电阻元件被允许获得不同的功能而提高。
因此，甚至当双极元件小型化时也很容易控制半导体器件的特性，且甚至当其配置有-MOS元件时也能很容易地制作出来。利用本发明可以制作出包括一双极元件，并具有高质量、高集成度和高可靠性，及一双CMOS集成电路的半导体器件。所以，本发明的效果确实是很显著的。
本发明的上述许多优点和特征以及更多的目的，通过下面的详细描述及与其结合的用图解实例方法表示和陈述的本发明的最佳实施例，将变得一目了然。
图1A-1C是一种半导体器件的剖面图，依次说明常规生产工序的组成步骤；图2图-2C是一种半导体器件的剖面图，依次说明按照本发明第一实施例的生产组成步骤。
图3A-3C是一种半导体器件的剖面图，依次说明按照本发明第二实施例的生产组成步骤。
图4A和图4B示出了双极元件电流放大率和电阻元件电阻量值间关系的曲线图，其二者是根据本发明的第一实施例和硼掺杂量作出的。
现在将结合附图介绍本发明的几个最佳实施例。
图2A-2C是顺序地显示本发明第一最佳实施例的主要组成步骤的剖面图。在P型硅基片1上形成-N+型嵌入层2和-P+型嵌入层3，紧接着在其上生长一厚度为1.0-3.0微米的N型外延层4、和-P型阱5、形成-P型沟道截断环7、和一场氧化膜8。然后，在温度为900-1000℃的一个氧气环境中，氧化所产生的总表面为-200的厚度，形成第一氧化膜9，并通过对双极元件部分集电极区以约1-2×1016cm-2的量离子注入磷，形成-N+型集电极扩散层10。到上面这一步骤止，现在的方法是与常规方法相同的。
然后，对应于双极元件部分基极区、除去双极元件部分集电极区和电阻元件区、和N型的延层4的硅表面的第一氧化膜部分9部分，被使用如CF4这样的气体有选择地化学刻蚀0.01-0.02微米的深度，并清洗新暴露的表面。其后通过在900-1000℃温度一个氧气环境下以约200的深度氧化所有产生的表面，形成一第二氧化膜19，在双极元件部分形成一约200的氧化膜(X)，并在电阻元件部分形成约300的氧化膜(Y)。因为已存在约200的氧化膜，所以在电阻元件部分氧化处理渐慢(图2A)。
然后，通过离子注入以5×1012-5×1013cm-2的量，掺杂硼进入双极元件部分和电阻元件部分以分别地形成基极扩散层20和电阻扩散层21。在这种情况下电阻扩散层21是能具有比基极扩散层20低的杂质浓度，这是因为作为离子注入掩膜的氧化膜X和Y在厚度方面关系为X＜Y。其后，以约3-5×1015cm-2的量掺杂硼以形成一引接基极扩散层22和一P+扩散层23(图2B)。
然后，按照标准的步骤，生长一厚在2000-3000间的绝缘膜25，通过断开一发射极部分形成一发射极扩散层26、生长一厚约2000-3000间的发射极多晶硅、用离子注入掺杂量约在1-2×1016cm-2的砷、并用热处理扩散所提到的砷，及形成一发射极27、一内层膜28和一铝电极29以完成所要获得的半导体器件(图2C)。
图3A-3D是包含一MOS元件的一双CMOS电路构成的半导体器件的剖面图，顺序地说明本发明第二实施例的主要组成步骤。这个第二实施例与上述的第一实施例的区别在于在一个并且是相同的半导体器件上设置一MOS元件。
-N+型嵌入层2和-P+嵌入层3被分别地形成在-P型硅基片1上，而在其上生长一厚约1.0-3.0微米的N型外延层4。然后在每个双极元件部分和N型沟道MOS元件部分形成P型阱5，在D型沟道MOS元件部分形成N型阱6，并形成-P型沟道阻断环7和-场氧化膜8。其后，所产生的表面在900-1000℃温度的一个氧气环境中被氧化约300-400的厚度以形成第一氧化膜9，通过注入量在1-2×1016cm-2之间的磷到双极元件部分集电极区形成-N+型集电极扩散层10，并整个地除去氧化膜9(图3A)。
然后，为了形成一MOS元件的目的，所产生的表面在750-850℃温度之间一个H2-O2气体环境下被氧化，以形成一厚约在100-150间的栅氧化膜11，通过使用POCL3气体扩散磷以形成一厚约在1500-2000之间的N+型多晶硅12，通过溅射方法在其上附着一厚约在1500-2000之间的硅化钨(WSi)13，并用平板印刷方法形成一栅极14。然后，通过注入量在1-10×1013cm-2的磷到N型沟道MOS元件部分以形成一相对低浓度的N型扩散层15，其中N型沟道MOS元件部分具有用作掩膜的栅极，且通过离子注入掺杂量在1-10×1013cm-2的硼进入P型沟道MOS元件部分形成一相对低浓度的P型扩散层16。其后，通过化学汽相淀积方法形成一厚度在约2000-3000之间的氧化膜，并通过各向异性刻蚀形成用于栅极14的一侧墙氧化膜17。本来形成双极元件部分基极区的硅表面却因这种刻蚀而遭受损坏，而且还被来自栅极14的硅化钨(WSi)污染。
然后，在900-1000℃温度的一个氧气环境下形成一厚约200的第二氧化膜18，该第二氧化膜18部分(对应于双极元件部分的基极区部分并排除双极元件部分及电阻元件部分的集电极区)和N型外延层4遭受损坏和污染的硅表面有选择地以气体如CF4进行化学刻蚀，其深度大约在0.01-0.02微米的范围内，同时对新暴露的表面进行清洗。然后，为了形成第三氧化层19的目的，在900-1000℃温度一个氧气的环境下以约200的厚度氧化整个表面，在双极元件部分形成一厚约200的氧化膜，在电阻元件部分形成一厚约300的氧化膜(图3B)。
然后，通过离子注入分别向双极元件部分和电阻元件掺杂硼形成一基极扩散层20和一电阻扩散层21，该注入是以约5×1012-5×1013cm-2的硼且能量为10-15Kev(千电子伏)状态下进行的，双极元件的一引接基极扩散层22和目的是作为P型沟道MOS元件部分源极和漏极的一P+扩散层23，是通过掺杂量约为3-5×1015cm-2间的硼形成的，且通过注入量约在5-10×1015cm-2之间的砷形成目的于作为N型沟道MOS元件部分源极和漏极的-N+扩散层24。在这种情况下，N+型集电极扩散层10已预先掺杂了砷。
然后，按照标准的步骤，生长成一厚约在2000-3000间的绝缘膜25、通过断开一发射极部分形成一发射极扩散层26、生长一厚约2000-3000之间的发射极多晶硅、用离子注入掺杂量为1-2×1016cm-2的砷、并用热处理扩散提到的砷、及形成一发射极27、一内层膜28和一铝电极29以完成所要获得的半导体器件(图3D) 。
图4A和图4B表示双极元件的电流放大系数和电阻元件电阻量值之间的关系，两者都是根据本发明的第一实施例和硼的掺杂量作出的。从图4A和图4B中清楚地看出，在常规技术中，因为基极区的掩膜氧化膜和电阻区的掩膜氧化膜在厚度上是相同的(两者都是200)，当硼的掺杂量被设置在点A时，获得的电阻量值是如设计值一样，而电流放大系数超出了设计范围的上限(图4A)。当硼掺杂被设定在B点时，获得的电流放大系数如设计值，而电阻的量值不是设计范围的下限(图4B)。
在本发明中，由于基极区氧化膜和电阻区的氧化膜是用瞬时离子注入以不同的厚度同时形成的(如图2A中所示的X和Y)，所以能够通过设定在B点的硼掺杂量获得设计水平的电阻量值和电流放大系数(图4A和图4B)。
在图4A和图4B中，在电流放大系数和电阻量值的扩散范围每一中央位置标出的0，表示平均值。
权利要求
1.一种设置在硅基片上的半导体器件的生产方法，该半导体器件具有一双极元件部分和由杂质扩散层形成的一电阻元件部分，其特征在于其包括(a)在所述的硅基片上和在所述的基片整个表面上形成的组成元件上形成一第一氧化膜的步骤；(b)有选择地依次除去对应于所述双极元件部分基极区和直接在所述第一氧化膜下所述硅基片表面的所述第一氧化膜部分，并在同时清洗新暴露表面的步骤；(c)在所述硅基片上和在硅基片整个表面上形成的组成元件上形成一第二氧化膜的步骤，其中在所述基极区上形成的氧化膜厚度和在所述电阻元件部分上形成的氧化膜厚度有差异；(d)有选择地即刻注入离子到所述双极元件部分和所述电阻元件部分的步骤。
2.根据权利要求1所述的方法，其特征在于在所述的步骤(a)和(b)之间还包括穿过作为掩膜的第一氧化膜注入离子到所述双极元件部分的集电极区的步骤，和整个除去所述第一氧化膜的步骤。
3.一种设置在硅基片上的半导体器件的生产方法，该半导体器件具有一双极元件部分和由杂质扩散层形成的一电阻元件部分，其特征在于其包括(a)在所述的硅基片上和在所述的基片整个表面上形成的组成元件上形成一第一氧化膜的步骤；(b)穿过作为一掩膜的所述第一氧化膜注入离子到所述双极元件部分集电极区的步骤；(c)有选择地并依次除去对应于所述双极元件部分基极区和直接在所述第一氧化膜下所述硅基片表面的所述第一氧化膜部分，并同时清洗新暴露表面的步骤；(d)在所述硅基片上和在硅基片整个表面上形成的组成元件上形成一第二氧化膜的步骤，其中在所述基极区上形成的氧化膜厚度和在所述电阻元件部分上形成的氧化膜厚度有差异；(e)有选择地即刻注入离子到所述双极元件部分和所述电阻元件部分的步骤。
4.一种设置在硅基片上的半导体器件的生产方法，该半导体器件具有一双极元件部分、由杂质扩散层形成的一电阻元件部分和一MOS元件部分，其特征在于其包括(a)在所述的硅基片上和在所述的基片上的整个表面上形成的组成元件上形成一第一氧化膜的步骤；(b)穿过作为掩膜的所述第一氧化膜注入离子到所述双极元件部分的集电极区的步骤；(c)整个地除去所述第一氧化膜的步骤；(d)在上述提到的所述MOS元件部分上顺序地形成一栅氧化膜和一栅极的步骤；(e)在所述硅基片上和在其整个表面上形成的组成元件上形成一第二氧化膜的步骤；(f)有选择地依次除去对应于所述双极元件部分的基极区和直接在所述第一氧化膜下所述硅基片表面的所述第一氧化膜部分，并同时清洗新暴露表面的步骤；(g)在所述硅基片上和在其整个表面上形成的组成元件上形成一第三氧化膜的步骤，其中在所述基极区上形成的氧化膜厚和在所述电阻元件部分上形成的氧化膜厚有差异；(h)有选择地即刻注入离子到所述双极元件部分和所述电阻元件部分的步骤。
全文摘要
一种设置在硅基片上带有双极元件部分和杂质扩散层形成的电阻元件部分的半导体器件的生产方法，具有(a)在所述的硅基片上和在所述的基片整个表面上形成的组成元件上形成一第一氧化膜的步骤；(b)有选择地依次除去对应于所述双极元件部分基极区和直接在所述第一氧化膜下所述硅基片上的第一氧化膜部分和清洗新暴露表面的步骤；(c)在所述硅基片上和其整个表面上形成的组成元件上形成一第二氧化膜，其中基极区和电阻区上氧化膜厚度有差异；(d)有选择地即刻注入离子到所述双极元件和电阻元件部分的步骤。
文档编号H01L29/73GK1152192SQ9611994
公开日1997年6月18日 申请日期1996年10月7日 优先权日1995年10月5日
发明者若林胜 申请人:日本电气株式会社