专利名称：制备自对准硅化物结构半导体器件的方法
技术领域：
本发明涉及一种制备半导体器件的方法尤其是涉及一种具有硅化物薄膜的半导体晶体管的制备方法，而该晶体管的硅化物薄膜的源/漏区和栅电极是自对准的，亦即该晶体管具有自对准的硅化物结构。
为了适应半导体器件的高集成度和小尺寸的要求，栅电极的尺寸要求愈来愈小，厚度要求愈来愈薄。而源漏区也必须制做成更薄的结深。这就导致栅线的电阻增加。源漏区将有较大的薄膜电阻。此外，半导体器件的高集成度也将导致引线长度增加，而另一方面又要求半导体有更高的运行速度。因此，要获得理想的性能，用常规的多晶硅栅电极制作半导体器件已不再成为可能。
为了解决这个问题，已经提出了利用自对准硅化物(Salicide)结构来制作。在这种结构中，晶体管的多晶硅栅电极和源/漏区上都做一层能自对准的金属硅化物层，例如硅化钛，由此来降低栅电极和源/漏区的电阻。
然而，上述的自对准硅化物结构又出现了一个问题，即二氧化硅薄膜与钛在边墙上有反应而生成钛，虽然量很少，然而仍使栅电极和源/漏区之间产生短路电流。
解决这个问题的一种措施是由日本特许(未经审查)公开号4-34933所建议的用湿法刻蚀法将产生短路电流的那部分除去。下面将结合附
图1A至1D剖视图来说明这个方法中的相应的各个步骤。
如图1A所示，栅多晶硅薄膜3制备在硅基底1上，而栅绝缘薄膜层2则夹在这两层中间。而栅多晶硅薄膜3表面的边上围有边墙5，该边墙5是由绝缘材料构成的。硅基底1上源/漏区中有一部分是暴露在空气中的。整个生成物上再用溅射或蒸镀方法覆盖有一层钛薄膜6。
半导体基底1再经过热处理之后就在栅多晶硅薄膜3上和源/漏区4上都生成硅化钛薄膜7，如图1B所示。
然后再用硫酸和过氧化氢的混合溶液作为刻蚀剂将钛薄膜6中不起反应的那部分6a用刻蚀法去除，尽管这种将硅化钛中的钛去除的方法有很好的刻蚀选择性。但仍有硅化钛薄膜7中的7a部分，虽然量很小，却还残留在边墙5上未被刻蚀掉。如图1C所示。
此后，再用NH4OH和H2O2的混合溶液作为刻蚀剂再将硅化钛薄膜7的残部7a去除。这种溶液对于硅化钛中去除钛的刻蚀选择性是比较差的。这样，在边墙上所形成的硅化钛就被去除了。于是就有可能阻止栅电极3和源/漏区4之间产生短路电路。
然而，上述的日本特许公开(未经审查)4-34933号所建议的方案尚有两个问题一是在刻蚀残留在边墙上的尚未蚀去的硅化钛薄膜的同时，栅电极薄膜上和源/漏区上的硅化钛薄膜也被刻蚀消损，导致栅电极和源/漏区的电阻增加；二是由于硅化钛薄膜和栅多晶硅薄膜之间的界面上和硅化钛薄膜和硅基底之间的界面上受到边缘刻蚀也会引起栅电极和源/漏区电阻的进一步继续上升。
另一例子是日本特许公开号(未经审查)7-99171所建议的一种制备MOS晶体管的方法，该方法能降低薄膜电阻而不致出现架桥现象。该方法包括如下步骤在硅基底上制作栅电极，制作源/漏扩散层，整体沉积钛膜，整体热处理以生成TiSi2层，然后用H2O2和H2SO4的混合溶液有选择性地蚀除不起反应的钛和钛化合物而不除TiSi2。
然而，这个方法也存在着与上述已有的第一种方法同样的两个问题。
本发明的目的是提供一种方法，该方法可以完全消除边墙上的钛膜或硅化钛薄膜而又不致增加栅电极和源/漏区的电阻。
本发明提供一种制备半导体器件的方法，包括步骤(1)在一个其表面包含有一栅电极3和该栅电极3的边表面上的绝缘边墙5以及其中有源和漏区4的基底1上形成一金属薄膜6；(2)用热处理半导体基底1的方法使金属薄膜6和硅起反应而在栅电极3和源/漏区4上形成一金属硅化物薄膜7；
(3)将金属膜6中的尚未硅化的部分剥蚀掉，其特征在于还有一步骤(4)，利用等离子体强化的化学汽相沉积(CVD)将残留在边墙5上尚未刻蚀掉的未硅化的部分除掉，这一步骤是在第(3)步之后进行的。
本发明还进一步提供一种半导体器件的制作方法，包括(1)在一个其表面包含有栅电极3和该栅电极4边表面上的绝缘边墙5，以及其中有源和漏区4的基底1上形成金属薄膜6；(2)用热处理半导体基底1的方法使金属薄膜6和硅起反应而在栅电极3和源和漏区4上形成一金属硅化物薄膜7；其特征在于(3)采用等离子体强化的化学汽相沉积方法将边墙5上的金属薄膜6或金属硅化物7部分除去，这第一步骤(3)可以放在步骤(1)和(2)之间，也可以放在步骤(2)之后进行。
将金属薄膜的尚未硅化部分刻蚀掉的这一步骤可以放在步骤(3)之后进行。
例如，金属薄膜用的是钛(Ti)，钽(Ta)，钼(Mo)，钨(W)。
采用等离子体强化的化学汽相沉积方法时，栅电极和源/漏区上都会生成二氧化硅薄膜。
在采用等离子体强化的化学汽相沉积方法时，最好在半导体基底上施以高频电场。由于采用等离子体强化的化学汽相沉积方法，可以进行电子回施共振的化学汽相沉积(ECR-CVD)把微波施加到半导体基底上去。
在化学汽相沉积时所采用的处理气体，最好是惰性气体例如氟(Ar)气。
按照本发明，电导薄膜如钛薄膜和硅化钛薄膜，由于等离子体强化的化学汽相沉积在斜面上的刻蚀性能而被去除，因此有可能做到防止栅电极和源/漏区之间产生短路电流，而且也不致减少硅化物薄膜的厚度，也不会在栅多晶硅膜和源/漏扩散区上的硅化物膜层上出现边缘刻蚀现象。
此外，在金属薄膜上生成多晶硅时，也可使栅多晶硅膜和源/漏区扩散层在硅化过程中防止杂质分布发生无序变化。
本发明的优点和上述或其他目的将在下面参照附图加以详细描述，附图中的相同标号是表示相同或相类似的部分。
图1A至1D半导体器件的剖面视图，表示已有的半导体器件制作方法各个步骤；图2A至2D表示本发明的第一实施例中半导体器件制作方法各个步骤的半导体器件剖面视图；图3本发明的实施例中所采用偏ECR-CVD装置的剖面视图；图4表示偏ECR-CVD装置中生长率和刻蚀率与基底入射角相互关系的曲线图；图5表示偏ECR-CVD装置中生长率和刻蚀率与基底入射角相互关系的曲线图；图6A到6D表示本发明的第二实施例中半导体器件制作方法各个步骤的半导体器件剖面视图；图7A和7B表示按照本发明第二实施例一种变型半导体器件制作方法各步骤的半导体器件剖面视图；图8A至8D表示按照本发明第三实施例半导体器件制作方法各步骤的半导体器件剖面视图；图9A至9C表示按照本发明第四实施例的方法各步骤的半导体器件剖面视图。
下面参照附图2A至2D叙述第一实施例。
首先，在硅基底1上制作一栅多晶硅薄膜3在两层中间夹有一栅绝缘薄膜2。然后，在硅基底1上用离子渗杂法注入小剂量的n型杂质以形成具有低杂质浓度的扩散层。然后，再用化学汽相沉积(下文将略称为CVD)在整个基底1上沉积一层二氧化硅薄膜。在二氧化硅薄膜用各向异性的反应离子刻蚀(RIE)法返回腐蚀在栅多晶硅膜3一表面的边缘周围形成边墙5。然后，再对整个基底1进行离子渗入n型杂质而使扩散层具有高浓度的杂质。这次形成的扩散层和上次形成的扩散层就作为源和漏的扩散层4。边墙5即将源和漏扩散层4与栅多晶硅薄膜3在电气上绝缘开。
然后，再用溅射法或CVD法在整个产物上沉积上一层钛薄膜6，再用约750℃热处理以便仅在栅多晶硅薄膜3和源/漏扩散层4上有选择地形成硅化钛薄膜7，如图2所示。
然后，再用湿法刻蚀，以H2SO4和H2O2的混合溶液作刻蚀剂，将尚未将变成硅化钛的多余的钛蚀除。但是湿法刻蚀后，硅化钛薄膜7的7a，如图2B所示，在边墙5表面上仍然有未腐蚀掉的部分，尽管量很少。
这时，就采用属于等离子强化的CVD中的一种方式，即电子回旋共振型的化学汽相沉积法(下文略称为ECR-CVD)，以将残留在边墙5上的硅化钛7a部分除去。
图3是偏EVR＝CVD装置的示意图。其中对基底加上一个高频偏置。如图所示，偏ECR-CVD装置中包括一等离子室11，和一设置在等离子室11上部的微波入口12。等离子室11中还有入气口13a和13b和出气口14。处理气体是由入气口13a和13b进入等离子室11而通过出气口14排出。在等离子室11中还竖着一个衬托15，将被处理的硅基底1即安置在这个衬托15上。
衬托15上接有一高频电源18，并在衬托15上加上高频偏置。有一个主线卷16是绕在等离子室11的外围。紧靠在衬托15的底下还设置一个辅助线圈17。这两个线圈16和17就可在等离子室11内建立起一个磁场。
当氧气(O2)经过入气口13b进入等离子室11时，微波也输入到等离子室11从而就产生等离子体。然后，氩气(Ar)带着硅烷气也从入气口13a进入等离子室11，这样就在基底1上沉积一层二氧化硅薄膜。与此同时，在基底1上还加上了高频电场，以致利用氩气对硅基底1进行等离子刻蚀。
图4和图5表示在偏ECR-CVD装置中薄膜沉积率和刻蚀率的曲线。其中，图4是独立地表示在偏EVR-CVD装置中薄膜沉积率和刻蚀率的曲线。实际上将薄膜后积率减去刻蚀率就走净生长率，如图5所示。在图4和图5中硅基底是平放位置，即入射角是0°。每即栅多晶硅3和源/漏扩散层4一表面是向上的。在第一实施例中，硅基底1是平放位置时的薄膜沉积率是等于或略大于刻蚀率。在图4中，曲线A中表示硅基底在平放位置时，薄膜沉积率是等于或略大于刻蚀率，刻蚀率用虚线B表示。
根据图5中的曲线A1，可以理解，在硅基底1处于平放位置(入射角为0°)的条件下从未发生刻蚀，因此二氧化硅从未沉积或者仅仅少量沉积。
在第一实施例中当入射角是45°时即对于边墙而言，刻蚀率就大于薄膜沉积率。因此残留在边墙5上的硅化钛薄膜7a就被刻蚀掉了。偏ECR-CVD法的特定薄膜沉积条件是硅烷流量15-30sccm氧气流量23-45sccm氩气流量70-100sccm微波输出功率2000千瓦高频偏置输出功率1400千瓦薄膜沉积温度300-350℃在这些条件下，在基底1的平放部位上的薄膜的净沉积率约为3000-0埃/分钟。
于是，经过偏ECR-CVD方法的少量薄膜沉积之后，当薄膜沉积足够高时，边墙上的刻蚀很弱，用偏ECR-CVD方法就在硅基底1的平放部位处形成二氧化硅薄膜8，如图2C所示。另一方面，当薄膜沉积率等于零时，则边墙5上的刻蚀就相对加强了，于是边墙5上的二氧化硅薄膜就被刻蚀掉，如图2D所示。因为残留在边墙5上的硅化钛膜7a在上述两种处理过程中都可被刻蚀掉。于是就可以阻止栅多晶硅薄膜3和源/漏扩散层4之间产生短路电流。
下面再参照图6A到6D来描述本发明的第二个实施例。
与第一实施例相类似，如图6A所示，首先将栅多晶硅薄膜3形成在硅基底1上，中间夹一层绝缘层2。然后，用离子渗杂少剂量地注入n型杂质到硅基底1上形成低杂质浓度的扩散层。再用CVD对整个基底1沉积二氧化硅薄膜。再用各向异性RIE对二氧化硅膜返回刻蚀，以在栅多晶硅的边表面上生成边墙5。然后，对硅基底1再用离子法注入n型杂质，而形成高杂质浓度的扩散层。用这种方法形成的扩散层和用前述方法形成的扩散层将作为源和漏的扩散层4。边墙5即把栅多晶硅薄膜3和源/漏扩散层4在电气上绝缘开来。
然后，用溅射法或CVD法对整个产物上沉积一钛膜6，如图6B所示。
然后，将沉积在边墙5上的钛膜6用偏ECR-CVD法除去。这种方法是属于等离子强化的CVD方法类，用这种方法把高频偏置用到基底1上。使用偏ECR-CVD法沉积薄膜的条件是和第一实施例介绍的一样。和第一实施例相类似，当薄膜沉积率提高时，二氧化硅薄膜8即沉积在硅基底1的平放部位上，如图6C所示。另一方面，当薄膜沉积率很小时，则二氧化硅薄膜8并不沉积，而墙5却被刻蚀呈斜坡形，如图7A所示。
然后，对整个产物进行750°的热处理，以使仅仅在栅多晶硅膜3和源/漏扩散层4上形成硅化钛薄膜7，如图6D和7B所示。因为在边墙5上不论在哪种情况下(图6C和7A)都已不存在钛，都已不存在钛，所以边墙5上不会再有硅化钛膜沉积。于是就有在栅电极3和源/漏区4之间阻止产生短路电流的可能。
如果钛薄膜6还有部分残留在边墙5上未被反应掉，就可用湿法刻蚀将它们除去。
下面再结合附图8A到8D描述第三个实施例。
与第一实施例相类似，如图8A所示，先是将栅多晶硅膜3成形的硅基底1上，中间夹一层栅绝缘薄膜2。然后，在基底1上用小剂量离子注入n型杂质，制成低杂质浓度一扩散层。然后，在整个硅基底1上用CVD沉积二氧化硅膜。二氧化硅膜用各向异性的RIE法返回刻蚀而在栅多晶硅膜3的边表面上形成边墙5。然后，再用离子注入n型杂质到硅基底1上而形成杂质浓度的扩散层。如此形成的扩散层和前述形成的扩散层就作为源和漏的扩散层4。边墙5在电气上将栅多晶硅膜3和源和漏扩散层4绝缘起来。然后，再用溅射法或CVD法对整个产物上沉积一层钛，如图8B所示。
然后，再用偏ECR-CVD法将沉积在边墙5上的钛膜6除去。在使用偏ECR-CVD法时，有一多晶硅膜9会沉积在栅多晶硅膜3和源/漏扩散层4上面，如图8所示。使用偏ECR-CVD法沉积薄膜的条件如下硅烷流量15-25sccm氧气流量0sccm氩气流量70-100sccm微波输出功率2000千瓦高频偏置输出功率1400千瓦薄膜沉积温度300-350℃然后，将硅基底1进行热处理。栅多晶硅膜3和源/漏扩散层4上的钛就和硅起反应而生成硅化钛薄膜7，如图8D所示。但硅化钛薄膜7并不沉积在边墙5上，因为在边墙5上没有钛。此外，在硅化钛膜7沉积在栅多晶硅膜3和源/漏扩散层4上时，处在钛中的硅就扩散到钛中而后形成硅化钛。这样，已经含在栅多晶硅膜3和源/漏扩散层4中的硅就不能让再扩散到钛中。因此就阻止了栅多晶硅膜3中的杂质浓度的变化和源/漏扩散层4中的杂质分布的无序化。
如果还有部分钛膜残留在边墙5上未起反应，则可以用湿法腐蚀将它们除去。如果还有部分多晶硅膜残留在边墙上未起反应，则可以用化学干法刻蚀将其除去。
下面再结合附图9A至9C描述本发明的第四个实施例。
与第一实施例相类似，如图9A所示。栅多晶硅薄膜3和边墙5都制备在硅基底1上。源/漏扩散层4也制备在基底1上。边墙5将栅多晶硅膜3和源/漏扩散层4电气上绝缘开，然后，钛薄6即用溅射法或CVD法沉积在整个产物上，接着，进行750℃热处理，以使在栅多晶硅膜3和源/漏扩散层4上有选择性地形成硅化钛膜7，如图9A所示。
然后，采用偏ECR-CVD法并以与第一实施例相同的条件处理，将钛膜6清除掉，并且钛膜6下还会有极少量的硅化钛。
在用偏ECR-CVD法处理过程中，二氧化硅膜8是沉积在栅多晶硅膜3和源/漏扩散层4上，此时膜的沉积率是足够高的，如图9B所示。另一方面当膜的沉积率等于零时，就不会沉积出二氧化硅膜8，而边墙5就被刻蚀，如图9C。
本发明已经用了几个最佳实施例予以阐明，显然，本发明的主题并不受这几个特定的实施例的局限。相反，本发明的主题可以包括各种类型改进和其他等同物，只要在下列权利要求的范围和含意之内即可。
例如，上述实施例中，虽然是用钛来沉积的，但难熔金属如钨(W)，钽(Ta)，钼(Mo)等都可代替钛(Ti)作为沉积用的金属膜，从而可制成相应的金属硅化物膜。
此外，必须注意到本发明还可以适用于制作具有单漏结构的晶体管，如具有LDD-结构的晶体管。
权利要求
1.一种制作半导体器件的方法，包括步骤为(a)在一下半导体基底(1)的上面形成一金属膜(6)，所说的基底(1)包含有在其表面上的一栅电极(3)，所说栅电极(3)的边表面上覆盖着的绝缘边墙(5)，和在其中已形成的源和漏区(4)；(b)用热处理方法处理所说的半导体基底(1)使所说的金属膜(6)与硅起反应而在所说的栅电极(3)和所说的源和漏区(4)上都形成一金属硅化物薄膜(7)；(c)将所说金属膜(b)中尚未硅化的部分刻蚀掉；其特征在于步骤(d)采用等离子体强化的化学汽相沉积法除去步骤(c)中所说的边墙(5)上残留的尚未刻蚀掉的所说的尚未硅化的部分(7a)，所说的步骤(d)是在继步骤(c)之后进行的。
2.一种如权利要求1所说的方法，其特征在于所说的等离子体强化的化学汽相沉积法是用微波加到所说的半导体基底(1)上的电子回旋共振化学汽相沉积方法。
3.一种如权利要求1或2所说的方法，其特征在于当所说的等离子体强化的化学汽相沉积过程中有高频电场加到所说的半导体基底(1)上。
4.一种如权利要求1或2所说的方法，其特征在于用所说步骤(d)中所说的等离子体强化的化学汽相沉积法，在所说的栅电极(3)和所说的源和漏区(4)上都形成二氧化硅薄膜(8)。
5.一种制作半导体器件的方法，包括步骤(a)在一个半导体基底(1)的上面形成一金属膜(6)，所说的基底(1)包含有在其表面上的一栅电极(3)，所说的栅电极(3)的边表面上覆盖着的绝缘边墙(5)，和在其中已形成的源和漏区(4)；(b)用热处理方法处理所说的半导体基底(1)，使所说的金属膜(6)与硅起反应，而在所说的栅电极(3)和所说的源和漏区(4)上都形成一金属硅化物薄膜(7)；其特征在于步骤(c)采用等离子体强化的化学汽相沉积法将所说的边墙(5)上形成的所说的金属膜(6)或金属硅化物膜(7)的部分除去，所说的步骤(c)是可以安排在步骤(a)和步骤(b)之间，也可安排在步骤(b)之后。
6.一种如权利要求5所说的方法，其特征在于还包括步骤(d)如果必要的话，刻蚀掉所说金属膜(6)中尚未硅化的部分(7a)，所说的步骤(d)是安排在所说的步骤(c)的后面。
7.一种如权利要求5或6所说的方法，其特征在于采用步骤(d)中所说的等离子体强化的化学汽相沉积方法，在所说的栅电极(3)和所说的源和漏区(4)上都形成二氧化硅薄膜(8)。
8.一种如权利要求5或6所说的方法，其特征在于当进行所说的等离子体强化的化学汽相沉积处理时，在所说的半导体基底(1)上施加高频电场。
9.一种如权利要求5或6所说的方法，其特征在于其中所说的等离子体强化的化学汽相沉积法是在所说的半导体基底(1)上施加以微波的电子回旋共振化学汽相沉积法。
10.一种如权利要求5或6所说的方法，其特征在于其中所说的金属膜是用钛(Ti)，钽(Ta)，钼(Mo)，和钨(W)中的一种制成的。
全文摘要
一种制作半导体器件的方法，包括步骤a.在半导体基底的上面形成一金属膜；b.采用热处理方法处理基底使金属膜和硅起反应而在栅电极和源/漏区上形成金属硅化物薄膜；c.将金属膜中尚未硅化的部分刻蚀掉；并再包括步骤d.采用等离子体强化的化学汽相沉积法将残留在尚未刻蚀掉的尚未硅化的部分或金属膜除掉。本方法适用于自对准的硅化结构的半导体器件，凭借等离子强化的化学汽相沉积法使得有可能完全去除形成在边墙上的金属薄膜或金属硅化物薄膜。
文档编号H01L29/78GK1155160SQ9611983
公开日1997年7月23日 申请日期1996年9月26日 优先权日1996年9月26日
发明者石川拓 申请人:日本电气株式会社