专利名称：开口式球栅阵列封装方法
技术领域：
本发明涉及一种半导体集成电路晶片的封装技术方法，具有封装后体积较小、产品可靠性较佳、封装过程连贯而完整等优点，且具有低成本、低污染的生产流程，是一种具有高度工业实用性的封装技术。
由于电子集成电路(IC)产业的蓬勃发展，竞争日益激烈，半导体集成电路的封装在讲究轻薄短小的趋势下，已逐渐走向芯片尺寸封装(Chip Scale Package，CSP)的方式，即封装后的成品为集成电路芯片长、宽尺寸的1.2倍或面积的1.44倍，以达到封装后的集成电路尽量接近原芯片的尺寸，使体积大幅度缩减，而其应用产品便能因此而更小巧密集，符合轻薄短小的要求。常用的一种集成电路封装方法，是一种以引线架(Lead Frame)为主的封装法，如
图1所示，是一个封装完成的成品侧面剖视图，其中集成电路芯片(10)位于中央位置处，其两侧分布有引线架(20)，用连接线(30)连接芯片(10)的接脚与引线架(20)，形成与外部接线的通路，外侧周缘则用封装物质(40)将整体结构密封包覆，而仅露出部分引线架(20)供焊接之用；这种封装方式的集成电路，其封装后的体积一般比芯片尺寸高出许多，甚难符合CSP的要求，原因在于若要将引线架(20)的外部焊接用接脚间距缩小而减小其占用的体积时，则需要考虑表面装配技术(Surface Mount Technology，SMT)的限制，因封装完成的集成电路必须焊接于印刷电路板上，而其SMT所使用的机器设备有其加工精度的限制，一般若引线架(20)的焊接接脚间距小于0.5mm时，将使SMT加工难度大幅提高。加工难度大幅提高，加工的成本亦相对提高；再者，随着集成电路设计的接脚增加，间距缩小，用以与之连接的引线架(20)则必须使用以蚀刻(Etching)方式制成的精度较高的引线架，以取代传统的以冲压(Stamping)方式制作的引线架，其成本的增加自然相当可观；而在细小输出引线封装(TSOP(Thinner Small Out-lead Package))的封装应用上，因其厚度具有一定的规范，最后封装完成的集成电路，为符合标准，必须将圆晶片加工磨薄，使其厚度减小，故加工过程中易产生破片的现象，无形中提高加工的成本与风险；另外，由于近年来高速、高频的集成电路产品不断涌现，此种封装方式所形成的高阻抗特性，亦无法符合此类产品特性上的要求。
请参阅图2所示，图中所示的是常用的一种以球栅阵列(BallGrid Array)接点为主的封装方式所生产的产品。其中的集成电路芯片(10)背面是事先以热固性粘结剂(Themost)粘着于基板(50)的上表面，而基板(50)的下表面则设有球栅阵列接点(60)，连接线(30)则自芯片(10)的接脚与基板(50)的连接点连接，而此基板(50)至少需要使用二层板以上(上、下皆有铜箔)，才能将基板(50)上方的连接点以钻孔、电镀铜等方式与基板(50)下方的球栅阵列接点(60)相连导通，封装物质(40)则于基板(50)的上表面将芯片(10)及连接线(30)密封于其中而形成一封装成品；此种封装方式虽然比前述引线架的封装方式所占用面积为小，但由于芯片(10)是以面朝上(Face-up)的方式设置，其由芯片(10)上方所延伸出的连接线(30)回路，将无可避免地增加封装的高度，因此亦难以符合CSP对外观尺寸上的要求；且芯片(10)背面是以热固性粘结剂粘着于基板上，对于芯片(10)与基板(50)间因热膨胀差异所产生的接合面处应力亦无法有效降低，因此常因反覆的热应力造成破坏；另外，封装过程中所使用的基板(50)为一双面板，其上、下表面的导通必须经过钻孔、电镀、封孔、封孔后磨平处理等工序，基板制造成本也随之增加，且用钻孔导通的方法将占去基板相当大的面积，也使布线及球栅阵列接点的可植球有效面积减小。
有鉴于以上所述，发明人试图开发一种低污染、低成本及完整的封装方法，而能符合CSP对外观尺寸的要求，经多次设计与实际测试，终于形成了本发明“开口式球栅阵列封装方法”，主要在于封装时使芯片以面向下(Face-Down)方式与基板粘合，使连接线回路置于芯片与基板之间，大幅度降低整个封装的高度；而其基板则使用不需钻孔、电镀、封孔、磨平的单面板，故基板的制作成本得以下降，亦可降低基板制作过程中电镀所产生的污染。
为使审查员能对本发明的制程特点与特色有更进一步的了解，以下即配合各附图作详细解说。
附图的简要说明图1是一种常用封装法封装后的成品的侧面剖视示意图。
图2是另一种封装法封装后的成品的侧面剖视示意图。
图3是应用本发明封装后的周缘接点式集成电路(PeripheralPad IC)的成品侧面剖视示意图。
图4开口式球栅阵列周缘接点式集成电路封装法(Window-BGAfor Peripheral Pad IC)的流程图。
图5是应用本发明封装后的中央直排接点式集成电路(LOC Pad IC)的成品的侧面剖视示意图。
图6是开口式球栅阵列中央直接接点式集成电路封装法(Window-BGA for LOC Pad IC)的流程图。
附图中所采用的编号(10)芯片， (20)引线架， (30)连接线，(40)封装物，(50)基板，(60)球栅阵列接点，(70)热固性粘结剂，(71)热塑性粘结剂，请参阅图3，图中所示的是应用本发明封装法所封装完成的周缘接点式集成电路(Peripheral Pad IC)成品的侧面剖视示意图，图4则为本发明的制作过程流程图。首先，由图3可看出封装成品的主要结构，其中基板(50)是一种单面板，其材料可为B.T.(BismaleimideTriazine)、聚酰亚胺带(Polyimide Tape)或FR-5等树脂制成，此种基板的导通方式无需钻孔、电镀、封孔及封孔后磨平的工序，因此可降低基板制作的成本；芯片(10)是以面朝下(Face-Down)的方式与基板(50)相粘合的，并于其周围以封装物质(40)封装，故芯片(10)的接脚亦朝向基板(50)，由于接脚位于芯片(10)的两侧周缘处，故称此为“周缘接点式集成电路(Peripheral Pad IC)”，而在基板(50)相对于芯片(10)的接脚处则开设有开口，可让连接线(30)通过，而连接芯片(10)的接脚与位于基板(50)下方的球栅阵列接点(60)，构成一连接通路，因此可知其所有连接线(30)回路皆位于芯片(10)与基板(50)的间，大幅度降低了封装高度，且基板(50)上的开口就位于芯片(10)的下方，因此，所占的面积亦小，可以符合CSP外观尺寸的要求；此外，由于本发明的芯片(10)与基板(50)的粘合物质是一种热塑性粘结剂(Thermoplastic)，可大量降低芯片(10)与基板(50)间因热膨胀性差异所产生的接合面应力，避免损坏，进而提高产品的可靠性。图4则说明了本发明的方法，包含以下步骤(1)取一基板，并于基板上事先规划了芯片粘合位置，且对应于芯片两侧接脚处设置有开口。
(2)以一热塑性粘结剂制成的粘结干膜(Thermoplastic AdhesiveDry Film)作为粘结剂。
(3)将步骤(2)的粘结干膜贴于基板上芯片的粘合位置，并加热烘烤使其具有粘性(4)取出已分割成单元的芯片。
(5)将芯片具有接脚的面置于基板上的特定位置并对正。
(6)加热加压。
(7)结合连接线。
(8)使连接线回路通过基板的开口并与基板连接成一通路。
(9)灌粘结剂封装(molding)。
(10)在基板下方进行球栅阵列接点的植球作业。
经过以上步骤即完成如图3所示的封装成品。
图5是应用本发明方法所完成的另一种形式的集成电路封装，与图3的不同处在于，芯片的接脚是位于芯片的中央位置处且成直线式排列，称的为“中央直排接点式集成电路(LOC Pad IC)”，其中芯片引线(LOC(Lead on Chip))封装法常用于动态随机存取存储器(DRAM)的封装；图6所示的制作过程与图4相同，唯一差别之处在于基板上为配合芯片接脚处所设的开口是在芯片的中央处，其余步骤完全相同，为本发明的另一种形式的应用。
综合以上所述，本发明“开口式球栅阵列封装方法”，使芯片连接线回路置于芯片与基板间，大幅度降低封装高度，使封装成品符合CSP的外观要求，具有封装后轻薄小的特性；并利用一热塑性粘结剂作为芯片与基板的胶结剂，以降低热膨胀所造成的接合面应力，提高产品的可靠度；其基板则使用单面板，减少其制作成本与电镀的污染，故本发明具有创造性与进步性，更具有高度的工业实用性，符合专利的申请条件，遂依法申请专利。
权利要求
1.一种开口式球栅阵列封装方法，其特征在于取一单面通路的基板，并于基板上事先规划了芯片粘合位置，且对应于芯片的接脚处设置有开口，其开口位于芯片的两侧周缘或中央位置处；用热塑性粘结材料制成的粘结干膜作为粘结剂；并将此粘结干膜贴于基板上芯片的粘合位置，并加热烘烤使其具有粘性；将已分割成单元的芯片具有接脚的面放置于基板上的特定位置并对正，而与基板粘合；经加热加压后，结合连接线，使连接线回路通过基板的开口并与基板连接成一通路；以封装物质将芯片周围灌粘结剂封装后，并于基板下方进行球栅阵列接点的植球工序以完成封装过程；用热塑性粘结剂作为芯片与基板的粘结剂。
全文摘要
“开口式球栅阵列封装方法”,利用单面通路的基板,将芯片具有接脚的面置于基板上特定位置并对正,用热塑性粘结剂制成的粘性干膜与基板粘结;经加热加压后,结合连接线,使连接线回路通过基板的开口与基板连接成通路;再以封装物质将芯片周围灌封装后,在基板下方进行球栅阵列接点的植球工序以完成封装过程;因连接线回路置于芯片与基板间,而能大幅降低封装高度,使成品具有轻薄小的特性;用热塑性粘结剂作为芯片与基板的粘结剂。
文档编号H01L23/48GK1235370SQ9810923
公开日1999年11月17日 申请日期1998年5月11日 优先权日1998年5月11日
发明者白金泉, 李正慧, 何郭德, 马崇仁 申请人:白金泉, 李正慧, 何郭德, 马崇仁