⑶ROM、DVD等可移动 的能够用电脑读取的存储介质的状态设置于存储部97的规定位置。
[0047] 接着，根据需要，按照来自用户界面96的指示等从存储部97调出任意的制程，在 控制部95中执行，在控制部95的控制下进行等离子体处理装置1中所希望的处理。需要 说明的是，本发明的实施方式中所述的等离子体处理装置1包含该控制部95。
[0048] 通过这样构成的等离子体处理装置1，进行后述的图2所示的等离子体处理。
[0049] 该情况下，首先，打开闸阀86,经由输入输出口 85将作为蚀刻对象的半导体晶圆W 搬入至腔室10内，载置于基座16上。接着，通过用控制部95控制各部，气体、高频电力被 供给至腔室10内，生成所希望的等离子体。通过生成的等离子体的作用实施所希望的等离 子体处理，能够在半导体晶圆W上形成所希望的图案。
[0050] 以上，对于本实施方式的等离子体处理装置1的整体构成进行说明。
[0051](等离子体处理方法）
[0052] 接着，边参照图2至图5边对于使用了上述的本实施方式的等离子体处理装置1 的等离子体处理方法的一个实施方式进行说明。
[0053] 图2表示本实施方式的等离子体处理方法的流程图。
[0054] 如图2所示，本实施方式的等离子体处理方法为使用形成有蚀刻图案的蚀刻掩模 对含硅膜进行处理的方法，包括：蚀刻工序（S1)、去除工序（S2)、后续工序（S3)这3个工 序。
[0055] S1为通过由含有卤素的第二气体生成的等离子体对含硅膜进行蚀刻的工序。
[0056] S2为如下工序：将S1中对含硅膜进行蚀刻时产生的反应产物通过由含有卤素、氢 气（H2)和碳（C)的第一气体生成的等离子体去除。
[0057] S3为如下工序：S2中将反应产物去除之后，通过由含有氧气（02)的第三气体生成 的等离子体将蚀刻掩模去除。
[0058] 需要说明的是，本实施方式中，将在半导体晶圆W上形成TE0S(四乙氧基硅烷 (TetraEthOxySilane))膜101、多晶硅膜102、氧化硅膜103和非晶碳膜104的情况作为一 例进行说明。
[0059] 多晶硅膜102为含硅膜的一例，非晶碳膜104为预先形成有所希望的蚀刻图案的 蚀刻掩模的一例。
[0060] 另外，作为对多晶硅膜102进行蚀刻时所使用的第二气体，使用含有溴化氢 (HBr)、He和02的混合气体。另外，作为去除反应产物时所使用的第一气体，使用含有四氟 甲烷（CF4)和112的混合气体。另外，作为去除非晶碳膜104时所使用的气体，使用0 2气体。
[0061] 以下，对于S1至S3的3个工序依次进行说明。
[0062] [含硅膜的蚀刻工序S1]
[0063] S1中，将含硅膜（多晶硅膜102)蚀刻成所希望的图案。
[0064]首先，对于载置于基座16上的半导体晶圆W，由气体供给源66供给含有HBr、He和 〇2的混合气体。此时，混合气体的流量比优选为HBr/He/02 = 400?600/350?530/7? llsccm〇
[0065] 接着，由第一高频电源48供给60MHz的等离子体生成用的高频电力。另外，由第 二高频电源90供给13. 56MHz的用于引入离子的高频电力。
[0066] 由此，如图3的（A)所示，多晶硅膜102被蚀刻成非晶碳膜104的图案。另外，溴 化氧化硅（SiBrO)膜111的反应产物同时堆积在图案的侧壁部113 (多晶硅膜102、氧化硅 膜103和非晶碳膜104的侧壁部）和非晶碳膜104的上部。
[0067] 形成于图案的侧壁部113的SiBrO膜111抑制图案的侧壁部113被过度地蚀刻， 选择地进行深度方向的蚀刻。
[0068] 此时，以HBr气体为主，主要通过化学反应进行蚀刻，此外由不含有碳的第二气体 生成等离子体，所以图案的侧壁部113和多晶硅膜102的表面不会形成基于碳键（C-C)的 保护膜112。
[0069] 因此，S1中，能够将多晶硅膜102以高的长宽比（纵横比）进行蚀刻。
[0070] 需要说明的是，对于含硅膜的蚀刻工序S1中的工艺条件（压力、高频电力的频 率?功率、气体流量、处理时间等），本领域技术人员可以根据使用的反应气体的种类、含硅 膜的种类等适宜选择。
[0071][反应产物的去除工序S2]
[0072]S2中，对于通过S1蚀刻成所希望的图案的多晶硅膜102,将堆积于该图案的侧壁 部113的反应产物（SiBrO膜111)去除。
[0073] 首先，由气体供给源66供给含有CF4和H2的混合气体。此时，混合气体的流量比 优选为CF4/H2 = 80 ?120/160 ?240sccm。
[0074] 接着，由第一高频电源48供给60MHz的高频电力。由此，如图3的⑶所示，不蚀 刻TE0S膜101、多晶硅膜102而将堆积于图案的侧壁部113的SiBrO膜111去除。
[0075] 需要说明的是，S2中设为如下的工艺条件：停止S1中由第二高频电源90向基座 16施加的用于引入离子的高频电力的供给，不施加高频电力。由此，由于能够减小等离子体 中的离子的加速电压，所以对于形成于半导体晶圆W上的TE0S膜101、多晶硅膜102的离子 损害减小。
[0076] 以下，对于S2中的效果，与等离子体处理的机理一起进行说明。
[0077] 通常地，如果用含有卤素的气体生成的等离子体进行基板的蚀刻，则在侧壁部堆 积有保护膜，侧壁部的蚀刻被阻止，主要在深度方向上进行蚀刻。侧壁部的保护膜能够用稀 氢氟酸水溶液等的湿蚀刻去除。
[0078] 然而，如果将基板用稀氢氟酸水溶液进行湿蚀刻处理，则堆积于侧壁部的反应产 物被去除，同时地，基底层也被蚀刻，因此基底层受到损害。另外，由于需要在不同的装置内 进行S1中所示的含硅膜的蚀刻与反应产物的去除，所以吞吐量降低、制造成本增大。
[0079] 另一方面，本实施方式的等离子体处理方法中，通过由含有卤素、氢气和碳的第一 气体生成的等离子体去除对多晶硅膜102进行蚀刻时产生的SiBrO膜111。
[0080]S2中，SiBrO膜111与由所述第一气体生成的等离子体之间发生后述的化学反应， 由此能够在保护TE0S膜101的同时将对多晶硅膜102进行蚀刻时产生的SiBrO膜111去 除。
[0081] 图4为对PR(光致抗蚀剂（PhotoResist))用由CF4气体或CF4与H2的混合气体 生成的等离子体进行等离子体处理之后，将堆积于PR上的堆积物用XPS(X射线光电子能谱 (X-rayPhotoelectronSpectroscopy))进行分析的结果。
[0082] 如图4所示，如果对PR用由CF4与H2的混合气体生成的等离子体进行等离子体处 理，则与用只由CF4气体生成的等离子体对PR进行等离子体处理的情况相比较，堆积物中 所包含的C的比例大、F的比例小。
[0083]S卩，作为第一气体的CF4与H2的混合气体在等离子体中通过电子碰撞解离，如（1) 所示进行化学反应。
[0084]
【主权项】
1. 一种等离子体处理方法， 其为使用形成有蚀刻图案的蚀刻掩模对形成于基板上的含娃膜进行处理的等离子体 处理方法，其包括： 去除工序；通过由含有团素、氨气和碳的第一气体生成的等离子体去除对所述含娃膜 进行蚀刻时产生的反应产物。
2. 根据权利要求1所述的等离子体处理方法，其包括： 蚀刻工序；通过由含有团素的第二气体生成的等离子体对所述含娃膜进行蚀刻， 所述去除工序将所述蚀刻工序中产生的反应产物去除。
3. 根据权利要求1或2所述的等离子体处理方法，其包括： 后续工序；在所述去除工序之后，通过由含氧气的第H气体生成的等离子体去除所述 蚀刻掩模。
4. 根据权利要求1?3中的任一项所述的等离子体处理方法，其中， 所述第一气体为氣化碳气体与氨气、或者氣代姪气体与氨气。
5. 根据权利要求4所述的等离子体处理方法，其中， 所述氣化碳气体和氣代姪气体为CF4、CH2F2和C&F的至少任一者。
6. 根据权利要求2?5中的任一项所述的等离子体处理方法，其中， 所述第二气体为不含有碳的气体。
7. 根据权利要求2?6中的任一项所述的等离子体处理方法，其中， 所述去除工序停止所述蚀刻工序中对载置有所述基板的基座施加的用于引入离子的 高频电力的供给。
【专利摘要】本发明目的在于提供能够在保护基底层的同时去除对含硅膜进行蚀刻时产生的反应产物的等离子体处理方法。提供一种等离子体处理方法，其为使用形成有蚀刻图案的蚀刻掩模对形成于基板上的含硅膜进行处理的等离子体处理方法，其包括去除工序：通过由含有卤素、氢气和碳的第一气体生成的等离子体去除对含硅膜进行蚀刻时产生的反应产物。
【IPC分类】H01L21-3065
【公开号】CN104576355
【申请号】CN201410543621
【发明人】味上俊一
【申请人】东京毅力科创株式会社
【公开日】2015年4月29日
【申请日】2014年10月15日
【公告号】US20150104950