一种带有漏电限制层的光电器件及制备方法
【技术领域】
[0001]本发明涉及半导体发光器件的领域，具体涉及一种带有漏电限制层的光电器件及制备方法。
【背景技术】
[0002]三族氮化物(II1-N)发光器件因为其材料具备宽禁带、直接带隙、高热导率等特征，在短波长发光器件、白光发光器件等方面已有广泛应用。目前商用的蓝光、白光LED基本使用三族氮化物(II1-N)制备。预计在不久的将来，照明、显示市场将被三族氮化物(II1-N)发光器件占领。因此，越来越多研宄组对高效率、低成本的三族氮化物(II1-N)发光器件投入关注。由于大尺寸三族氮化单晶材料生长十分困难，这使得同质外延生长难以大规模实现。目前主要是采用异质外延生长的办法在蓝宝石、碳化硅、硅等衬底上生长。然而，异质外延生长存在晶格常数差异和热膨胀系数差异等问题，使得异质衬底上生长的三族氮化物薄膜(II1-N)存在容易龟裂、位错密度大和应力大等问题，导致器件有较大的漏电通道，极大地影响器件性能，因此如何提高异质外延层的晶体质量是各研宄组关心的问题。此外，最大限度地抑制漏电流，提高发光器件单位面积的光输出功率，也是各研宄组关注的方向。
[0003]另一方面，三维微纳发光器件，相比于传统平面结构发光器件在众多方面展现了其独特优势。由于三维微纳发光器件具有三维结构，有缘区铺在三维结构表面，从而使得其面积大幅度增加并有可能大于衬底面积，有缘层面积增大是三维微纳发光器件的显著优势，此外三维微纳发光器件还具有压力小和位错密度低的优势。目前，三维微纳发光器件研宄都是集中于集成式微纳发光器件方向，例如A-LBavencove研宄组制备的电驱动InGaN/GaN量子阱微纳发光器件，但是大量集成的微纳发光器件存在发光不均匀，大部分微纳单元电注入失效的问题。因此有需要去研宄独立三维微纳发光器件的问题，以及如何去减少微纳发光器件的漏电流以提高器件电流注入效率。
【发明内容】
[0004]为解决现有技术中发光器件的光电材料因位错导致的大量漏电通道导致电注入失效问题，本发明首先提出一种带有漏电限制层的三维微纳发光器件，其漏电限制层的存在很大程度的抑制了漏电通道，减少了漏电流，提高了器件电流注入效率和光输出效率。
[0005]本发明的又一目的是提出一种带有漏电限制层的三维微纳发光器件的制备方法，采用该方法制备出的三维微纳发光器件，能够解决了现有三维微纳器件漏电流大电流注入效率低等问题。
[0006]本发明的又一目的是提出一种带有漏电限制层的三维肖特基二极管器件，能够降低肖特基二极管等电子器件的漏电流。为了实现上述目的，本发明的技术方案为:
一种带有漏电限制层的三维微纳发光器件，包括初始发光器件、漏电限制层、透明导电层、P型电极和η型电极； 其中初始发光器件自下而上依次有衬底、三族氮化物成核层和缓冲层、η型三族氮化物层、图形化掩蔽膜、选择性外延生长的η型三族氮化物结构、三族氮化物有源层、P型三族氮化物覆盖层；
所述漏电限制层制作在初始发光器件的P型三族氮化物覆盖层上且使初始发光器件的金字塔尖端部分露出；
所述透明导电层沉积在初始发光器件和漏电限制层的正面，P型电极设置在透明导电层上，η型电极设置在η型三族氮化物层上或η型衬底的底部。
[0007]上述周期性孔洞结构的图形化掩蔽膜在制备时，需要再其上面开口，使η型三族氮化物层露出。
[0008]该带有漏电限制层的三维微纳发光器件，其带有的漏电限制层极大程度抑制了漏电流，使得器件可以在低电流下注入发光。η型电极设置在η型三族氮化物层上时，“电流从P型电极注入，从正面的η型电极流出”的水平导通电驱动的带有漏电限制层的三维微纳发光器件；η型电极设置在衬底的底部时，“电流从P型电极注入，从背面的η型电极流出”的垂直导通电驱动的带有漏电限制层的三维微纳发光器件。
[0009]进一步的，所述选择性外延生长的η型三族氮化物结构、三族氮化物有源层和P型三族氮化物覆盖层构成三维立体结构，包括但不限于六角金字塔结构、六角棱柱结构或条带状结构等三维立体结构，其中条带状结构的横截面为三角形或者梯形结构。
[0010]进一步的，所述带有漏电限制层的三维微纳发光器件为单个或多个，多个时则呈阵列型分布。
[0011]一种带有漏电限制层的三维微纳发光器件的制备方法，包括下列步骤:
步骤1:在衬底上生长三族氮化物成核层和缓冲层；
步骤2:在三族氮化物成核层和缓冲层上生长η型三族氮化物层；
步骤3:在η型三族氮化物层上制备图形化掩蔽膜，且使η型三族氮化物层露出；
步骤4:在上述图形化掩蔽膜上依次选择性外延生长η型三族氮化物结构、三族氮化物有源层及P型三族氮化物覆盖层；
通过上述步骤I至4制备出初始发光器件；
步骤5:在P型三族氮化物覆盖层外层制备一层漏电掩蔽膜；
步骤6:在已经制备出的漏电限制薄蔽膜上选择性腐蚀露出初始发光器件的金字塔尖端部分，保留在金字塔侧壁的漏电限制薄膜即为所述完整的漏电限制层；
通过上述步骤5至6制备出漏电限制层结构；
步骤7:在初始发光器件和漏电限制层正面沉积透明导电层，与顶端露出的P型三族氮化物覆盖层形成欧姆接触；
步骤8:在透明导电层上制备P型电极，在η型三族氮化物层上或衬底的底部制备η型电极。
[0012]本制备方法可通过控制覆盖在漏电掩蔽膜的光刻胶覆盖区域和腐蚀工艺条件，从而控制漏电限制层的大小与位置，从而制备漏电限制层结构。
[0013]进一步的，所述选择性外延生长的η型三族氮化物结构、三族氮化物有源层和P型三族氮化物覆盖层构成三维立体结构，包括但不限于六角金字塔结构、六角棱柱结构或条带状结构等三维立体结构，其中条带状结构的横截面为三角形或者梯形结构。
[0014]进一步的，所述带有漏电限制层的三维微纳发光器件为单个或多个，多个时则呈阵列型分布。
[0015]进一步地，所述衬底为Si衬底、蓝宝石衬底、SiC衬底、GaN衬底、ZnO衬底或AlN衬底中的任意一种。
[0016]进一步地，所述三族氮化物为A1N、GaN, InN、不同组分的AlGaN、InGaN, AlInN,AlInGaN的单层或复合层结构；
所述生长方法为金属有机气相化学沉积、分子束外延或化学气相沉积。
[0017]进一步地，所述三族氮化物有源层为量子阱结构或量子点结构。
[0018]进一步地，所述图形化掩蔽膜与漏电限制层的厚度范围在I nm-500 nm，所述图形化掩蔽膜与漏电限制层的材料为3102或51版，制备图形化掩蔽膜与漏电限制层的方法为PECVD或磁控溅射。在实际制备过程中，图形化掩蔽膜与漏电限制层的厚度和材料可相同也可不同。
[0019]进一步地，所述图形化掩蔽膜的图形结构为为周期性多边形结构、圆形结构或条形结构，其中多边形结构包括但不限于三角形结构、四边形结构或六边形结构。
[0020]通过改变周期性的图形化掩蔽膜的具体图样结构，从而控制微纳发光器件的位置与尺寸，通过改变选择区域腐蚀，可以控制漏电限制层的位置与尺寸。
[0021]—种带有漏电限制层的三维肖特基二极管器件，自下而上依次包括有衬底、三族氮化物成核层和缓冲层、图形化掩蔽膜、选择性外延生长的η型三族氮化物结构和制备在η型三族氮化物结构层的漏电限制层；其中漏电限制层使η型三族氮化物结构的金字塔尖端部分