电荷库igbt顶端结构及制备方法
【技术领域】
[0001]本发明主要涉及功率半导体器件，确切地说，本发明是关于用于绝缘栅双极晶体管(IGBT)的器件结构及其制备方法。
[0002]发明背景
[0003]绝缘栅双极晶体管(IGBT)是一种带有合成结构或复合结构(compositingstructure)的半导体功率器件，合成结构中譬如结合了金属-氧化物-半导体场效应晶体管(MOSFET)以及双极结型晶体管(BJT)。设计性能增强型IGBT，以获得高于MOSFET的电流密度，以及比BJT更快、更高效地开关性能以及更好地控制。另外，可以轻掺杂IGBT的漂流区，以提高闭锁性能。同时，由于轻掺杂漂流区承受了来自底部P集电极区的高级别载流子注入，形成传导模式，因此IGBT器件仍然可以具有良好的导电性。凭借轻松控制栅极电极、双极电流机制等MOSFET的性能以及开关时间较短、功率损耗较低等优点，IGBT器件可以广泛应用于高压和高功率应用方面。
[0004]配置和制备IGBT器件的传统技术，由于存在各种取舍关系，在进一步提高性能方面仍然遇到许多困难和局限。在IGBT器件中，传导损耗和断开开关损耗Efi间存在取舍。在额定电流处，传导损耗取决于集电极到发射极的饱和电压Vm(sat)。当器件打开时，较多的载流子注入提高了器件的导电性，从而降低了传导损耗。然而，由于断开时清除注入的载流子所耗散的能量，较多的载流子注入也会使断开开关损耗较高。
[0005]饱和时IGBT的集电极-发射极电压及其击穿电压(Vbd)之间存在另一种取舍。增加顶部注入时，可以提高vra(SAT)，但是通常会降低击穿电压VBD。带有高密度深沟槽的IGBT器件能够克服这种取舍，但是很难制备这种小间距、高纵横比或称高深宽比沟槽的高密度器件。
[0006]近年来，研发出IGBT器件的不同结构。图1A表示一种传统的IGBT器件100A的剖面图。在图1A所示的示例中，N-型的重掺杂层102A沉积在通道区103A下方，以及轻掺杂漂流区1lA上方，以进一步增强顶部的载流子注入。然而，由于N -型的重掺杂层102A的存在，这种器件具有较低的击穿电压和很高的电容。这种IGBT器件的高C _电容会减慢器件的开关速度，导致较高的开关能量损耗。
[0007]图1B表示具有沟槽屏蔽电极结构的平面栅极136的一种传统的IGBT器件剖面图。IGBT器件100B形成在具有第一导电类型的半导体衬底105 (例如P型衬底105)中。第二导电类型的外延层110 (例如N-型的外延层110)位于P型衬底105上方。集电极120沉积在衬底底面上。在这种类型的器件中，屏蔽沟槽135-S具有一个被电介质(例如氧化物)126包围的屏蔽电极137。器件100B中的带有屏蔽电极的屏蔽沟槽135 -S没有栅极电极部分。取而代之的是，平面栅极136沉积在平面栅极氧化物125 - P上，平面栅极氧化物125-P使平面栅极136和半导体表面绝缘。屏蔽电极137连接到源极/发射极电压。在本例中，通道通常是水平的，位于本体区140上方，以及平面栅极136下方，从源极130 (和可选的轻掺杂源极131)到N+型的重掺杂区145上方。由于制造带有单独电极的屏蔽沟槽135-S比制造带有多个电极的屏蔽栅极沟槽结构更加简便，因此平面栅极的制备更为简单，使得制造本实施例也较为简便。屏蔽沟槽135 - S仍然对N+型的重掺杂区145提供电荷补偿，保持很高的击穿电压(BV)，以及很低的电容Crss，以便于快速、高效开关。然而图1B所示类型的器件会获得较低的Crss，并通过较低的Eon和Eoff损耗，增大注入，这需要深沟槽的密度很高。另外，N+型的重掺杂区145还会降低击穿电压。
[0008]图1C表示三维方向上带有局部窄台面结构的另一种IGBT的剖面图。在这种结构的栅极之间配置窄区域，可以提高注入增益效果。然而，这种器件需要复杂的设计和处理。这种设计和处理的一个不例可参见 M.Sumitomo、J.Asai, H.Sakane> K.Arakawa> Y.Higuchi和M.Matsui等人在功率半导体器件和集成电路2012年度国际论坛上发表的论文(2012，第17页)《带有局部窄台面结构的低损耗IGBT(P匪-1GBT)》。
[0009]有必要研发一种IGBT结构，无需高密度深沟槽或复杂的设计/处理，就能降低成本、提高性能，同时不会牺牲击穿。
【发明内容】
[0010]本发明提供了一种绝缘栅双极晶体管(IGBT)器件，其中，包括:一个衬底，包括一个第一导电类型的半导体底层以及一个第二导电类型的半导体顶层；一个或多个沟槽栅极，每个沟槽栅极都形成在沉积在衬底上方相应的沟槽中，其中在沟槽的每个边上都有一个栅极绝缘物，并用多晶硅填充；一个第一导电类型的浮动本体区，沉积在两个相邻的沟槽栅极之间以及衬底上方；一个第二导电类型的顶区，就在两个相邻的沟槽栅极之间以及浮动本体区上方，其中第二导电类型的顶区为重掺杂；以及一个第一导电类型的本体区，沉积在两个相邻的沟槽栅极之间以及顶区上方，其中第一导电类型的浮动本体区的掺杂浓度低于第一导电类型的本体区掺杂浓度。
[0011]上述的IGBT器件，其中，第一导电类型为P -型，第二导电类型为N -型。
[0012]上述的IGBT器件，其中，第一导电类型为N -型，第二导电类型为P -型。
[0013]上述的IGBT器件，其中，沟槽栅极的底部触及半导体顶层。
[0014]上述的IGBT器件，其中，一个或多个沟槽栅极垂直延伸的深度约为5至10微米，间距约为3至15微米。
[0015]上述的IGBT器件，其中，任意相邻的两个沟槽之间的间距和该等沟槽的深度比大致可以在0.5至3这个范围内。
[0016]上述的IGBT器件，其中，第一导电类型的浮动本体区的掺杂浓度约为lel6cm — 3。
[0017]上述的IGBT器件，其中，第二导电类型的顶区掺杂浓度约在5el6cnT3至5el7cm 3范围内。
[0018]上述的IGBT器件，其中，第一导电类型的本体区的掺杂浓度约在lel7cm —3至lel8cm — 3范围内。
[0019]上述的IGBT器件，其中，浮动本体区底部的深度接近于沟槽中多晶硅的底部，但在多晶硅底部之上。
[0020]上述的IGBT器件，其中，第一导电类型的浮动本体区的厚度约为I微米或以上。
[0021]上述的IGBT器件，其中，还包括一个沉积在半导体衬底上方的平面栅极，其中当IGBT器件接通和/或断开时，平面栅极起控制作用。
[0022]上述的IGBT器件，其中，至少一个沟槽栅极在其顶部延伸，以连接到平面栅极。
[0023]上述的IGBT器件，其中，还包括一个第二导电类型的源极区，沉积在第一导电类型的本体区上方，其中源极区为重掺杂，掺杂浓度范围约为le20cm —3以上。
[0024]上述的IGBT器件，其中，还包括一个第二导电类型的轻掺杂源极区，沉积在重掺杂源极区和一个平面栅极之间。
[0025]同时本发明还提供了一种用于制备IGBT器件的方法，其中，包括:制备衬底，包括第一导电类型的半导体底层和第二导电类型的半导体顶层，半导体顶层位于半导体底层上方；为沟槽栅极制备一个或多个