域一的所述漂移区由所述第一漂移区3的部分区域组成；所述多晶硅栅8的第二侧位于所述区域一的正上方，所述法拉第屏蔽层14的第二侧位于所述第三漂移区6的正上方、或者所述法拉第屏蔽层14的第二侧位于所述第二漂移区4的正上方；也即所述法拉第屏蔽层14能够将所述第三漂移区6全部或部分覆盖，将所述第二漂移区4不覆盖或部分覆盖，所述区域一的部分被所述多晶硅栅8覆盖、部分被所述法拉第屏蔽层14覆盖。
[0085]所述第三漂移区6的掺杂浓度大于所述第一漂移区3的掺杂浓度、所述第三漂移区6的掺杂浓度小于所述第二漂移区4的掺杂浓度；较佳为:所述第一漂移区3的体浓度为lel6cnT3?5el6cnT3 ;所述第二漂移区4的体浓度为5el6cnT3?lel7cnT3 ;所述第三漂移区6的体浓度为2el6CnT3?6e16cnT3。所述第一漂移区3的掺杂浓度用于调节所述区域一的电场强度，所述第一漂移区3的掺杂浓度越小，所述区域一的电场强度越小、所述区域一的热载流子效应越小，所述射频LDMOS器件的可靠性越高；所述第二漂移区4的掺杂浓度用于调节所述射频LDMOS器件的源漏导通电阻，所述第二漂移区4的掺杂浓度越大，所述射频LDMOS器件的源漏导通电阻越小；所述反掺杂覆盖层5用于增加所述第二漂移区4的耗尽并降低所述射频LDMOS器件的源漏寄生电容；另外，所述反掺杂覆盖层5的存在，还能实现未被所述法拉第屏蔽层14所覆盖的漂移区和顶部的所述屏蔽介质层13之间的隔离，能够消除所述屏蔽介质层13中的电荷及界面态对器件的影响，使器件的特性更加稳定。所述第三漂移区6为所述第一漂移区3和所述第二漂移区4之间的过渡区域，由于器件的可靠性由所述第一漂移区3的掺杂浓度决定、器件的输出电容由所述第二漂移区4和所述反掺杂覆盖层5共同决定，所述第三漂移区6能在不影响器件的可靠性和器件的输出电容的情况下，进一步增加器件的驱动电流，降低器件的导通电阻。
[0086]所述反掺杂覆盖层5的结深小于所述第二漂移区4的结深的1/5，所述反掺杂覆盖层5的体浓度大于所述第二漂移区4的体浓度的2倍。
[0087]本发明实施例射频LDMOS器件的结构即适用于N型器件，也适用于P型器件。当本发明实施例射频LDMOS器件为N型器件时，所述第一导电类型为P型，所述第二导电类型为N型，所述第一漂移区3的N型离子注入工艺的注入能量为大于10KeV,所述第一漂移区3、所述第二漂移区4和所述第三漂移区6的掺杂杂质为磷，所述反掺杂覆盖层5的掺杂杂质为硼。或者，当本发明实施例射频LDMOS器件为P型器件时，所述第一导电类型为N型，所述第二导电类型为P型，所述第一漂移区3的P型离子注入工艺的注入能量为大于50KeV，所述第一漂移区3、所述第二漂移区4和所述第三漂移区6的掺杂杂质为硼，所述反掺杂覆盖层5的掺杂杂质为磷。
[0088]如图3A至图3J所示，是本发明实施例一方法各步骤中射频LDMOS器件的结构示意图，用于制造如图2所示的本发明实施例器件，本发明实施例一射频LDMOS器件的制造方法包括如下步骤:
[0089]步骤一、如图3A所示，在第一导电类型重掺杂的硅衬底I表面上外延生长形成第一导电类型掺杂的硅外延层2。较佳为，所述硅衬底I的掺杂浓度大于le20Cm_3。
[0090]步骤二、如图3B所示，采用第二导电类型离子注入工艺在所述硅外延层2的选定区域中形成第一漂移区3，形成所述第一漂移区3的选定区域由光刻工艺定义，所述第一漂移区3的顶部表面和所述硅外延层2的顶部表面相平、所述第一漂移区3的深度小于所述硅外延层2的厚度；所述第一漂移区3的第一侧的位置为所述第一漂移区3和后续形成的沟道区9相接触的位置。
[0091]所述第一漂移区3的第二导电类型离子注入工艺为一次离子注入，该一次离子注入加上炉管退火推进形成所述第一漂移区3 ;或者所述第一漂移区3的第二导电类型离子注入工艺为多次注入能量不同的离子注入，多次离子注入形成的深度不同的离子注入区直接连接形成所述第一漂移区3、或者多次离子注入形成的深度不同的离子注入区炉管退火推进后形成所述第一漂移区3。所述第一漂移区3的离子注入采用高能力离子注入以实现缓变的杂质纵向分布和较深的漂移区结，缓解器件的热载流子效应。
[0092]步骤三、如图3C所示，采用光刻工艺定义出第二漂移区4的形成区域，采用第二导电类型离子注入工艺在所述第二漂移区4的形成区域中形成所述第二漂移区4，采用第二导电类型离子注入工艺在所述第二漂移区4的表面形成反掺杂覆盖层5 ;所述第二漂移区4位于所述第一漂移区3的部分区域中、且所述第二漂移区4的第一侧和所述第一漂移区3的第一侧相隔一段距离。所述反掺杂覆盖层的结深小于所述第二漂移区的结深的1/5，所述反掺杂覆盖层的体浓度大于所述第二漂移区的体浓度的2倍。
[0093]步骤四、如图3D所示，采用光刻工艺定义出第三漂移区6的形成区域，采用第二导电类型离子注入工艺在所述第三漂移区6的形成区域中形成所述第三漂移区6 ;所述第三漂移区6位于所述第一漂移区3的部分区域中，所述第三漂移区6的第一侧和所述第一漂移区3的第一侧相隔一段距离，所述第三漂移区6的第二侧和所述第二漂移区4的第一侧相接触、或者所述第三漂移区6的第二侧延伸到所述第二漂移区4中使得所述第三漂移区6和所述第二漂移区4部分交叠。
[0094]由所述第一漂移区3、所述第二漂移区4、所述第三漂移区6和所述反掺杂覆盖层5组成射频LDMOS器件的漂移区；令所述第三漂移区6的第一侧和所述第一漂移区3的第一侧之间的区域为区域一，所述区域一的所述漂移区由所述第一漂移区3的部分区域组成。
[0095]所述第三漂移区6的掺杂浓度大于所述第一漂移区3的掺杂浓度、所述第三漂移区6的掺杂浓度小于所述第二漂移区4的掺杂浓度；较佳为，所述第一漂移区3的体浓度为lel6cnT3?5el6cnT3 ;所述第二漂移区4的体浓度为5el6cnT3?lel7cnT3 ;所述第三漂移区6的体浓度为2el6cm 3?6el6cm 3。
[0096]所述第一漂移区3的掺杂浓度越小，所述区域一的电场强度越小、所述射频LDMOS器件的可靠性越高；所述第二漂移区4的掺杂浓度越大，所述射频LDMOS器件的源漏导通电阻越小；所述反掺杂覆盖层5用于增加所述第二漂移区4的耗尽并降低所述射频LDMOS器件的源漏寄生电容；所述第三漂移区6为所述第一漂移区3和所述第二漂移区4之间的过渡区域。
[0097]步骤五、如图3E所示，在形成有所述漂移区的所述硅外延层2表面生长栅介质层7。较佳为，所述栅介质层7为栅氧化层。
[0098]步骤/K、如图3E所不，在所述棚介质层7表面淀积多晶娃8并对所述多晶娃8进行重掺杂。
[0099]步骤七、如图3E所示，采用光刻刻蚀工艺对所述多晶硅进行第一次刻蚀，该第一次刻蚀将源端一侧的所述多晶硅去除，所述第一次刻蚀后的边界为后续形成的多晶硅栅8的第一侧。
[0100]步骤八、如图3F所示，在所述硅外延层2的选定区域中的进行第一导电类型离子注入形成所述沟道区9，形成所述沟道区9的选定区域由光刻工艺定义、且所述沟道区9的选定区域和所述多晶硅栅8的第一侧自对准，所述沟道区9和所述第一漂移区3在横向上相邻接，所述沟道区9的顶部表面和所述硅外延层2的顶部表面相平、所述沟道区9的深度小于等于所述第一漂移区3的深度。
[0101]步骤九、如图3G所示，采用光刻刻蚀工艺对所述多晶硅进行第二次刻蚀形成所述多晶硅栅8，所述多晶硅栅8作为所述射频LDMOS器件的栅极；所述多晶硅栅8的第二侧延伸到所述第一漂移区3上方、且所述多晶硅栅8的第二侧位于所述区域一的正上方；被所述多晶硅栅8覆盖的所述沟道区9表面用于形成沟道。
[0102]如图3H所示，淀积硅化物阻挡氧化层，采用光刻刻蚀工艺将需要形成金属硅化物12的区域的所述硅化物阻挡氧化层去除，淀积金属并快速退火形成所述金属硅化物12，所述金属硅化物12位于所述多晶硅栅8的表面、以及后续形成的源区9和漏区12表面。上述所述金属硅化物12的形成工艺是放置在后续的屏蔽介质层13形成之前进行，所述金属硅化物12的形成工艺也能放置在后续的步骤十四中进行。
[0103]步骤十、如图31所示，在所述硅衬底I正面淀积屏蔽介质层13，并对所述屏蔽介质层13进行光刻刻蚀，刻蚀后，所述屏蔽介质层13覆盖所述多晶硅栅8的顶面和侧面表面以及所述多晶硅栅8外的所述硅外延层2表面。
[0104]步骤^^一、如图3J所示,在所述屏蔽介质层13表面淀积法拉第屏蔽层14。
[0105]步骤十二、如图3J所示，采用干法刻蚀工艺对所述法拉第屏蔽层14进行刻蚀，刻蚀后所述法拉第屏蔽层14覆盖所述多晶硅栅8的第二侧的侧面和顶面且所述法拉第屏蔽层14的第二侧延伸到所述漂移区上方，且所述法拉第屏蔽层14的第二侧位于所述第三漂移区6的正上方、或者所述法拉第屏蔽层14的第二侧位于所述第二漂移区4的正上方，也即所述法拉第屏蔽层14能够将所述第三漂移区6全部或部分覆盖，将所述第二漂移区4不覆盖或部分覆盖，所述区域一的部分被所述多晶硅栅8覆盖、部分被所述法拉第屏蔽层14覆盖。图3J中所述法拉第屏蔽层14的第二侧位于所述第二漂移区4的正上方，也即所述法拉第屏蔽层14能够将所述第三漂移区6全部覆盖，将所述第二漂移区4部分覆盖，所述区域一的部分被所述多晶硅栅8覆盖、部分被所述法拉第屏蔽层14覆盖。
[0106]步骤十三、如图2所示，进行第二导电类型重掺杂离子注入形成源区11和漏区10，所述源区11和所述多晶硅栅8的第一侧自对准；所述漏区10和所述多晶硅栅8的第二侧相隔一横向距离、且所述第二漂移区4的第二侧和所述漏区10横向接触。
[0107]步骤十四、当在步骤九中未进行形成所述金属硅化物12工艺步骤时，能够在本步骤中进行；采用硅化物阻挡氧化层定义出金属硅化物12的形成区域，淀积金属硅化物12并退火合金化，所述金属硅化物12形成于所述源区11、所述漏区10和未被所述法拉第屏蔽层14覆盖的所述多晶硅栅8表面。
[0108]步骤十五、进行深槽刻蚀，所述深槽穿过所述源区11、所述沟道区9和所述硅外延层2并进入到所述硅衬底I中；在所述深槽中填充金属形成所述深接触孔，所述深接触孔将所述源区11、所述沟道区9、所述硅外延层2和所述硅衬底I电连接。
[0109]本发明实施例一方法所制造的射频LDMOS器件的结构即适用于N型器件，也适用于P型器件。当射频LDMOS器件为N型器件时，本发明实施例一方法中，所述第一导电类型为P型，所述第二导电类型为N型，所述第一漂移区3的N型离子注入工艺的注入能量为大于10KeV,所述第一漂移区3、所述第二漂移区4和所述第三漂移区6的掺杂杂质为磷，所述反掺杂覆盖层5的掺杂杂质为硼。或者，当射频LDMOS器件为P型器件时，本发明实施例一方法中，所述第一导电类型为N型，所述第二导电类型为P型，所述第一漂移区3的P型离子注入工艺的注入能量为大于50KeV，所述第一漂移区3、所述第二漂移区4和所述第三漂移区6的掺杂杂质为硼，所述反掺杂覆盖层5的掺杂杂质为磷。
[0110]本发明实施例二方法也用于制造如图2所示的本发明实施例器件，本发明实施例一方法中是采用光刻工艺而非自对准工艺形成所述第一漂移区3，而本发明实施例二方法中是采用自对准工艺形成所述第一漂移区3，如图2所示，本发明实施例二射频LDMOS器件的制造方法包括如下步骤:
[0111]步骤一、在第一