射频ldmos器件及其制造方法
【技术领域】
[0001]本发明涉及半导体集成电路制造领域，特别是涉及一种射频LDMOS器件；本发明还涉及一种射频LDMOS器件的制造方法。
【背景技术】
[0002]射频横向场效应晶体管(RF LDMOS)是应用于射频基站和广播站的常用器件。高击穿电压、低源漏导通电阻(RDSON)和低源漏寄生电容(Coss)是RF LDMOS所必须具备的器件特性。为了最大可能地减小源区和沟道、衬底之间的寄生电容，通常采用重掺杂的衬底材料加轻掺杂的外延层，并利用钨深接触孔连接源区、沟道、外延层和衬底。如图1所示，是现有射频LDMOS器件的结构示意图，以N型器件为例，现有射频LDMOS器件包括:P型重掺杂即P+掺杂的娃衬底101,娃衬底101的掺杂浓度大于le20cm 3 ；P型轻掺杂的娃外延层102,娃外延层102的掺杂浓度和厚度取决于器件的漏端工作电压，漏端工作电压越高，硅外延层102掺杂越低、厚度越厚#型漂移区103，形成于硅外延层102中；P型掺杂的沟道区104，沟道区104和漂移区103在横向上相邻接；栅介质层107和多晶硅栅108 ;N型重掺杂即N+掺杂的源区105、漏区106 ;在源区105、漏区106和多晶硅栅108的表面形成有金属硅化物112 ；屏蔽介质层109和法拉第屏蔽层110，覆盖在多晶硅栅108的漏端的侧面和顶面上；深接触孔111，由填充于深槽中的金属如钨组成，深槽穿过源区105、沟道区104和硅外延层102并进入到硅衬底101中，深接触孔111将源区105、沟道区104、硅外延层102和硅衬底101电连接。
[0003]在超高频应用时，对射频LDMOS器件的RDSON和Coss的要求更高。要RDSON保持较低时，需要尽可能提高漂移区103的掺杂浓度，但这可能会造成漏区106端加高压时漂移区103不能全耗尽而引起击穿电压下降。另外制约Coss下降的主要因素是漂移区103到硅衬底101的结电容，如漂移区103浓度提高，也会增加该结电容，同样不利于Coss的下降。因此，RDSON和Coss两项参数相互制约，现有器件结构不能简单的通过增加漂移区的浓度来使两者同时都降低，所以现有射频LDMOS的器件特性难以达到优异性能。
【发明内容】
[0004]本发明所要解决的技术问题是提供一种射频LDMOS器件，能同时降低器件的源漏导通电阻和源漏寄生电容，增加驱动电流，提高器件的射频特性。为此，本发明还提供一种射频LDMOS器件的制造方法。
[0005]为解决上述技术问题，本发明提供的射频LDMOS器件包括:
[0006]第一导电类型重掺杂的娃衬底。
[0007]第一导电类型掺杂的娃外延层，该娃外延层形成于所述娃衬底表面上。
[0008]第一漂移区，由形成于所述硅外延层的选定区域中的第二导电类型离子注入区组成，所述第一漂移区的顶部表面和所述硅外延层的顶部表面相平、所述第一漂移区的深度小于所述硅外延层的厚度。
[0009]沟道区，由形成于所述硅外延层的选定区域中的第一导电类型离子注入区组成，所述第一漂移区的第一侧和所述沟道区在横向上相接触，所述沟道区的顶部表面和所述硅外延层的顶部表面相平、所述沟道区的深度小于等于所述第一漂移区的深度。
[0010]多晶硅栅，形成于所述沟道区上方，所述多晶硅栅和所述硅外延层间隔离有栅介质层，所述多晶硅栅覆盖部分所述沟道区并延伸到所述第一漂移区上方，被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道。
[0011]源区，由形成于所述沟道区中的第二导电类型重掺杂区组成，所述源区和所述多晶硅栅的第一侧自对准。
[0012]漏区，由形成于所述第一漂移区中的第二导电类型重掺杂区组成，所述漏区和所述多晶硅栅的第二侧相隔一横向距离。
[0013]第二漂移区，由形成于所述第一漂移区的部分区域中的第二导电类型离子注入区组成，所述第二漂移区的第一侧和所述第一漂移区的第一侧相隔一段距离、所述第二漂移区的第二侧和所述漏区横向接触。
[0014]反掺杂覆盖层，由形成于所述第二漂移区表面形成有第一导电类型掺杂区组成。
[0015]第三漂移区，由形成于所述第一漂移区的部分区域中的第二导电类型离子注入区组成，所述第三漂移区的第一侧和所述第一漂移区的第一侧相隔一段距离，所述第三漂移区的第二侧和所述第二漂移区的第一侧相接触、或者所述第三漂移区的第二侧延伸到所述第二漂移区中使得所述第三漂移区和所述第二漂移区部分交叠。
[0016]由所述第一漂移区、所述第二漂移区、所述第三漂移区和所述反掺杂覆盖层组成射频LDMOS器件的漂移区。
[0017]屏蔽介质层，形成在所述多晶硅栅的第二侧的侧面和顶面上以及所述漂移区的表面上。
[0018]法拉第屏蔽层，形成在所述屏蔽介质层上，所述法拉第屏蔽层覆盖所述多晶硅栅的第二侧的侧面和顶面且所述法拉第屏蔽层的第二侧延伸到所述漂移区上方。
[0019]令所述第三漂移区的第一侧和所述第一漂移区的第一侧之间的区域为区域一，所述区域一的所述漂移区由所述第一漂移区的部分区域组成；所述多晶硅栅的第二侧位于所述区域一的正上方，所述法拉第屏蔽层的第二侧位于所述第三漂移区的正上方、或者所述法拉第屏蔽层的第二侧位于所述第二漂移区的正上方。
[0020]所述第三漂移区的掺杂浓度大于所述第一漂移区的掺杂浓度、所述第三漂移区的掺杂浓度小于所述第二漂移区的掺杂浓度；所述第一漂移区的掺杂浓度越小，所述区域一的电场强度越小、所述射频LDMOS器件的可靠性越高；所述第二漂移区的掺杂浓度越大，所述射频LDMOS器件的源漏导通电阻越小；所述反掺杂覆盖层用于增加所述第二漂移区的耗尽并降低所述射频LDMOS器件的源漏寄生电容；所述第三漂移区为所述第一漂移区和所述第二漂移区之间的过渡区域。
[0021]进一步的改进是，所述反掺杂覆盖层的结深小于所述第二漂移区的结深的1/5，所述反掺杂覆盖层的体浓度大于所述第二漂移区的体浓度的2倍。
[0022]进一步的改进是，所述第一漂移区的体浓度为lel6cm_3?5el6cm_3 ;所述第二漂移区的体浓度为5el6cm 3?lel7cm 3 ;所述第三漂移区的体浓度为2el6cm 3?6el6cm 3。
[0023]进一步的改进是，所述射频LDMOS器件为N型器件，所述第一导电类型为P型，所述第二导电类型为N型；或者，所述射频LDMOS器件为P型器件，所述第一导电类型为N型，所述第二导电类型为P型。
[0024]为解决上述技术问题，本发明提供的射频LDMOS器件的制造方法包括如下步骤:
[0025]步骤一、在第一导电类型重掺杂的硅衬底表面上外延生长形成第一导电类型掺杂的娃外延层。
[0026]步骤二、采用第二导电类型离子注入工艺在所述硅外延层的选定区域中形成第一漂移区，形成所述第一漂移区的选定区域由光刻工艺定义，所述第一漂移区的顶部表面和所述硅外延层的顶部表面相平、所述第一漂移区的深度小于所述硅外延层的厚度；所述第一漂移区的第一侧的位置为所述第一漂移区和后续形成的沟道区相接触的位置。
[0027]步骤三、采用光刻工艺定义出第二漂移区的形成区域，采用第二导电类型离子注入工艺在所述第二漂移区的形成区域中形成所述第二漂移区，采用第二导电类型离子注入工艺在所述第二漂移区的表面形成反掺杂覆盖层；所述第二漂移区位于所述第一漂移区的部分区域中、且所述第二漂移区的第一侧和所述第一漂移区的第一侧相隔一段距离。
[0028]步骤四、采用光刻工艺定义出第三漂移区的形成区域，采用第二导电类型离子注入工艺在所述第三漂移区的形成区域中形成所述第三漂移区；所述第三漂移区位于所述第一漂移区的部分区域中，所述第三漂移区的第一侧和所述第一漂移区的第一侧相隔一段距离，所述第三漂移区的第二侧和所述第二漂移区的第一侧相接触、或者所述第三漂移区的第二侧延伸到所述第二漂移区中使得所述第三漂移区和所述第二漂移区部分交叠。
[0029]由所述第一漂移区、所述第二漂移区、所述第三漂移区和所述反掺杂覆盖层组成射频LDMOS器件的漂移区；令所述第三漂移区的第一侧和所述第一漂移区的第一侧之间的区域为区域一，所述区域一的所述漂移区由所述第一漂移区的部分区域组成。
[0030]所述第三漂移区的掺杂浓度大于所述第一漂移区的掺杂浓度、所述第三漂移区的掺杂浓度小于所述第二漂移区的掺杂浓度；所述第一漂移区的掺杂浓度越小，所述区域一的电场强度越小、所述射频LDMOS器件的可靠性越高；所述第二漂移区的掺杂浓度越大，所述射频LDMOS器件的源漏导通电阻越小；所述反掺杂覆盖层用于增加所述第二漂移区的耗尽并降低所述射频LDMOS器件的源漏寄生电容；所述第三漂移区为所述第一漂移区和所述第二漂移区之间的过渡区域。
[0031]步骤五、在形成有所述漂移区的所述硅外延层表面生长栅介质层。
[0032]步骤六、在所述栅介质层表面淀积多晶硅并对所述多晶硅进行重掺杂。
[0033]步骤七、采用光刻刻蚀工艺对所述多晶硅进行第一次刻蚀，该第一次刻蚀将源端一侧的所述多晶硅去除，所述第一次刻蚀后的边界为后续形成的多晶硅栅的第一侧。
[0034]步骤八、在所述硅外延层的选定区域中的进行第一导电类型离子注入形成所述沟道区，形成所述沟道区的选定区域由光刻工艺定义、且所述沟道区的选定区域和所述多晶硅栅的第一侧自对准，所述沟道区和所述第一漂移区在横向上相邻接，所述沟道区的顶部表面和所述硅外延层的顶部表面相平、所述沟道区的深度小于等于所述第一漂移区的深度。
[0035]步骤九、采用光刻刻蚀工艺对所述多晶硅进行第二次刻蚀形成所述多晶硅栅，所述多晶硅栅作为所述射频LDMOS器件的栅极；所述多晶硅栅的第二侧延伸到所述第一漂移区上方、且所述多晶硅栅的第二侧位于所述区域一的正上方；被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道。
[0036]步骤十、在所述硅衬底正面淀积屏蔽介质层，所述屏蔽介质层覆盖所述多晶硅栅的顶面和侧面表面以及所述多晶娃栅外的所述娃外延层表面。
[0037]步骤十一、在所述屏蔽介质层表面淀积法拉第屏蔽层。
[0038]步骤十二、采用干法刻蚀工艺对所述法拉第屏蔽层进行刻蚀，刻蚀后所述法拉第屏蔽层覆盖所述多晶硅栅的第二侧的侧面和顶面且所述法拉第屏蔽层的第二侧延伸到所述漂移区上方，且所述法拉第屏蔽层的第二侧位于所述第三漂移区的正上方、或者所述法拉第屏蔽层的第二侧位于所述第二漂移区的正上方。
[0039]步骤十三、进行第二导电类型重掺杂离子注入形成源区和漏区，所述源区和所述多晶硅栅的第一侧自对准；所述漏区和所述多晶硅栅的第二侧相隔一横向距离、且所述第二漂移区的第二侧和所述漏区横向接触。
[0040]步骤十四、淀积金属硅化物并退火合金化，所述金属硅化物形成于所述源区、所述漏区和未被所述法拉第屏蔽层覆盖的所述多晶硅栅表面。
[0041]步骤十五、进行深槽刻蚀，所述深槽穿过所述源区、所述沟道区和所述硅外延层并进入到所述硅衬底中；在所述深槽中填充金属形成所述深接触孔，所述深接触孔将所述源区、所述沟道区、所述硅外延层和所述硅衬底电连接。
[0042]为解决上述技术问题，本发明提供的射频LDMOS器件的制造方法包括如下步骤:
[0043]步骤一、在第一导电类型重掺杂的硅衬底表面上外