质元素的渗透。缓冲层311可以具有由从氮化硅或氧化硅中选择的至少一种形成的单层结构或多层结构。
[0134]在第一晶体管区域TRs2中，第一有源层412位于缓冲层311上。第一有源层412可以由包括非晶硅或晶体硅的半导体形成。第一有源层412可以包括沟道区412c、源区412a和漏区412b。源区412a和漏区412b可以靠近沟道区412c (例如，与沟道区412c相邻)设置，并且可以掺杂有离子杂质。
[0135]第一栅电极414与有源层412的沟道区412c对应地位于第一有源层412上，而作为栅绝缘层的第一绝缘层313设置在第一栅电极414与有源层412的沟道区412c之间。第一栅电极414可以由与以上参照图4描述的用于形成第一栅电极212的材料基本相同的材料形成。
[0136]第一源电极416a和第一漏电极416b位于第一栅电极414上，并且分别结合到有源层412的源区412a和漏区412b，作为层间绝缘层的第二绝缘层315设置在第一源电极416a和第一漏电极416b与第一栅电极414之间。
[0137]第一源电极416a和第一漏电极416b可以包括金属层416a_2、位于金属层416a_2上方的第一阻挡层416a-3以及位于金属层416a-2下面的第二阻挡层416a_l。
[0138]金属层416a_2可以包括铜或铜合金。第一阻挡层416a_3可以基本防止包括在金属层416a-2中的材料的扩散以及金属层416a-2的氧化。第二阻挡层416a_l可以基本防止包括在金属层416a-2中的材料扩散到金属层416a-2的下面的层中，并且可以增加与位于金属层416a-2下方的第二绝缘层315的粘附力。在图7中不出的第一源电极416a和第一漏电极416b可以分别具有由与在图4中不出的第一源电极216a和第一漏电极216b的材料基本相同的材料形成的基本相同的结构。与第一源电极416a和第一漏电极416b相似，在与第一源电极416a基本相同的层上由与它们基本相同的材料形成的不同的导电层图案可以具有与第一源电极416a的层结构基本相同的层结构。例如，第二源电极436a、第二漏电极436b、数据线47、驱动线45和/或电容器42的第二电极426可以具有与第一源电极416a的层结构基本相同的层结构。
[0139]平坦化层317位于第二绝缘层315上以覆盖第一源电极416a和第一漏电极416b。
[0140]平坦化层317可以是有机绝缘层。平坦化层317可以包括市售的聚合物PMMA、PS、具有酚基的聚合物衍生物、芳基类聚合物、酰亚胺类聚合物、芳醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或它们的共混物。
[0141]第三绝缘层319位于平坦化层317上。第三绝缘层319可以是有机绝缘层。第三绝缘层319可以包括市售的聚合物PMMA、PS、具有酚基的聚合物衍生物、芳基类聚合物、酰亚胺类聚合物、芳醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或它们的共混物。
[0142]在参照图7描述的实施例中，当金属层416a_2图案的侧部与有机绝缘层直接接触时，通过有机绝缘层扩散的金属材料可以扩散到显示设备2的其它层中。扩散的金属材料会引起显示设备2中的缺陷，导致显示质量降低。
[0143]根据本发明的实施例，为了基本防止第一源电极416a的金属层416a_2的图案化横截面与有机膜(诸如平坦化层317或第三绝缘层319)之间直接接触，可以沿第一源电极416a的图案化横截面形成防扩散层440。参照图7，开口 C6形成在设置于第一源电极416a上的平坦化层317中。沿着平坦化层317的开口 C6，防扩散层440可以形成为覆盖第一源电极416a的图案化横截面。由于防扩散层440基本防止了第一源电极416a的图案化横截面和有机绝缘膜材料之间的直接接触，所以可以基本防止扩散发生。
[0144]防扩散层440与像素区域PXLl的像素电极441 (下面将详细描述)在基本相同的层上由基本相同的材料形成。因此，即使在没有使用额外的掩模的情况下，也可以保护薄膜晶体管的源电极和漏电极。
[0145]在以上描述的实施例中，提供防扩散层440以保护第一源电极416a的图案化横截面。然而，防扩散层440也可以应用于第一漏电极416b。防扩散层440也可以以与应用到第一源电极416a的方式基本相同的方式沿不同导电层的图案化横截面而应用到不同导电层，所述不同导电层与第一源电极416a和第一漏电极416b在基本相同的层上由基本相同的材料形成。例如，防扩散层440可以沿第二源电极436a、第二漏电极436b、数据线47、驱动线45和/或电容器42的第二电极426的图案化横截面形成。
[0146]更详细地，参照图6，示出了根据本发明的实施例的防扩散层440。参照图6，防扩散层440沿第一源电极416a、第一漏电极416b、第二源电极436a、第二漏电极436b、数据线47、驱动线45以及电容器42的第二电极426的图案化横截面形成。
[0147]第二晶体管区域TRd2包括与第一晶体管区域TRs2的第一晶体管41对应的第二晶体管43。更详细地，第二晶体管43的第二有源层432、第二栅电极434、第二源电极436a和第二漏电极436b分别与第一晶体管41的第一有源层412、第一栅电极414、第一源电极416a和第一漏电极416b对应。
[0148]第二晶体管43的第二源电极436a结合到驱动线45，并且向第二有源层432供应参考电压。第二漏电极436b使第二晶体管43结合到发光器件44以将驱动功率施加到发光器件44。
[0149]像素区域PXL2包括具有像素电极441、中间层442和对电极443的发光器件44。根据以上参照图4描述的实施例的像素区域PXLl的各个元件的详细描述也可以应用到关于根据在图7中所示的实施例的像素区域PXL2的各个元件的描述。
[0150]电容器区域CAP2包括电容器42，电容器42包括与第一栅电极414的层位于基本相同的层上的第一电极424和与第一源电极416a的层位于基本相同的层上的第二电极426。以上关于根据以上参照图4描述的实施例的电容器区域CAPl的各个元件的详细描述也可以应用在根据在图7中示出的实施例的电容器区域CAP2的各个元件的描述中。
[0151]在下文中，通过参照图8A至图SG，将更详细地描述根据本发明的另一实施例的制造显示设备2的方法。
[0152]图8A是示出根据本实施例的第一掩模工艺的显示设备2的示意性剖视图。
[0153]参照图8A，在基底310上形成缓冲层311，并且在缓冲层311上形成半导体层。然后，使半导体层图案化以形成第一晶体管41的第一有源层412和第二晶体管43的第二有源层432。
[0154]半导体层可以由非晶硅或晶体硅(例如，多晶硅)形成。在这个方面，可以通过使非晶硅结晶来形成晶体硅。可以通过例如快速热退火(RTA)、固相结晶(SPC)、准分子激光退火(ELA)、金属诱导结晶(MIC)、金属诱导横向结晶(MILC)或顺序横向固化(SLS)来执行非晶硅的结晶。然而，用来形成半导体层的材料不限于本发明的实施例中的非晶硅或晶体硅，作为替代，例如，可以使用氧化物半导体来形成半导体层。
[0155]图SB是示出根据本实施例的第二掩模工艺的显示设备2的示意性剖视图。
[0156]在图8A中示出的第一晶体管41的第一有源层412和第二晶体管43的第二有源层432上形成第一绝缘层313。在第一绝缘层313上沉积第一金属层，然后使第一金属层图案化。在这个方面，可以通过利用(例如，使用)从铝(Al)、钼(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中选择的至少一种金属使第一金属层形成为具有单层或多层结构。
[0157]图案化结果是在第一绝缘层313上形成第一晶体管41的第一栅电极414、第二晶体管43的第二栅电极434和电容器42的第一电极424。
[0158]在所得结构上掺杂离子杂质。离子杂质可以是能够掺杂的B离子或P离子，并且可以以I X 115原子/Cm2或更大的掺杂浓度，以第一有源层412和第二有源层432为目标进行掺杂。
[0159]由于通过利用(例如，使用)第一栅电极414和第二栅电极434作为自对准掩模在第一有源层412和第二有源层432上掺杂离子杂质，所以第一有源层412包括位于离子掺杂的源区412a和离子掺杂的漏区412b之间的沟道区412c并且第二有源层432包括位于离子掺杂的源区432a和离子掺杂的漏区432b之间的沟道区432c。
[0160]图SC是示出根据本实施例的第三掩模工艺的显示设备2的示意性剖视图。
[0161]在图8B中示出的第一绝缘层313上形成第二绝缘层315，然后，使第二绝缘层315和第一绝缘层313图案化以形成用于暴露第一有源层412的源区412a和漏区412b的开口Cl和C2、用于暴露第二有源层432的源区432a和漏区432b的开口 C3和C4，以及用于暴露电容器42的第一电极424的开口 C5。
[0162]在图8D至图8G中示出的掩模工艺与参照图至图5G已描述的掩模工艺对应。在下文中，将省略在图8D至图8G中示出的与参照图至图5G已经描述的构造基本相似的构造的详细描述，或者如果提供了描述，也将只作简单描述。
[0163]图8D是示出根据本实施例的第四掩模工艺的显示设备2的示意性剖视图。
[0164]参照图8D，在图8C中示出的第二绝缘层315上形成第二金属层，并且使第二金属层图案化以形成第一晶体管41的第一源电极416a和第一漏电极416b、第二晶体管43的第二源电极436a和第二漏电极436b、电容器42的第二电极426以及驱动线45。
[0165]第二金属层可以包括连续形成的三层。第一层、第二层和第三层连续沉积，并且第一层和第三层可以均是用于(例如，被利用于)保护第二层的保护层。第二层可以包括铜(Cu)或铜合金。第三层和第一层均可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、钼(Mo)、氮化钼(MoN)、钼-铌(MoNb)、钼-钒(MoV)、钼-钛(MoTi)和/或钼-钨(MoW)。
[0166]参照示出在图8D中的第二漏电极436b的详细结构来描述第二金属层的结构。例如，根据本实施例的第二金属层可以包括具有氧化铟锡(ITO)的第二阻挡层436b-l、具有铜(Cu)的金属层436b-2以及具有氧化铟锡(ITO)的第一阻挡层436b-3。
[0167]图SE是示出根据本实施例的第五掩模工艺的显示设备2的示意性剖视图。
[0168]参照图8E，在图8D中不出的第一晶体管41的第一源电极416a和第一漏电极416b、第二晶体管43的第二源电极436a和第二漏电极436b、电容器42的第二电极426以及驱动线45上形成平坦化层317。使平坦化层317图案化以形成暴露第一晶体管41的第一源电极416a和第一漏电极416b中的每个电极的一侧的斜面的开口 C6、暴露第一漏电极416b的斜面和电容器42的第二电极426的斜面的开口 C7、暴露第二晶体管43的第二源电极436a和第二漏电极436b的图案化横截面的开口 C8以及暴露第二漏电极436b的上部和图案化横截面的接触孔C9。术语“图案化横截面”指的是在以上参照图8D描述的第四掩模工艺中当使第二金属层图案化时一部分第二金属层的暴露的斜面。
[0169]图8F是示出根据本实施例的第六掩模工艺的显示设备2的示意性剖视图。
[0170]参照图8F，在图SE中示出的平坦化层317上形成第三导电层，并且使第三导电层图案化以形成防扩散层440和像素电极441。防扩散层440覆盖第二导电层的图案化横截面和平坦化层317的通过平坦化层317的开口 C6、C7和C8暴露的斜面。
[0171]图SG是示出根据本实施例的第七掩模工艺的显示设备2的示意性剖视图。
[0172]参照图8G，在图8F中示出的防扩散层440和像素电极441上形成第三绝缘层319。然后，使开口 ClO形成为