一种台面沟槽隔离法瞬态电压抑制二极管阵列的芯片及其生产工艺的制作方法
【技术领域】
[0001] 本发明设及瞬态电压抑制二极管生产技术领域，特别设及一种台面沟槽隔离法瞬 态电压抑制二极管阵列（TVSarray)的巧片及其生产工艺。
【背景技术】
[0002] 随着电子技术的发展，越来越多的器件与应用需要瞬态电压抑制二极管阵列结构 来提供静电放电巧SD)防护，瞬态电压抑制二极管阵列通常为几个甚至几十个W上的瞬态 抑制二极管集成于一个巧片内，形成阵列排布的共阳极瞬态抑制二极管模组，多用于防止 电路遭受突然的过电压而产生损害，典型应用包含有通用串行总线扣SB)电源与数据线防 护、数字影像接口、高速W太网、笔记本计算机、显示器等，特别是针对高带宽数据总线的防 护。
[0003]目前行业内多采用平面工艺制作瞬态电压抑制二极管阵列，存在着一种技术上的 缺陷；1)成本较高，工艺复杂；2)PN结在表面形成，采用氧化娃介质膜保护，容易受损伤，二 极管在表面击穿；3)多个PN结二极管通常是采用互补式金属氧化物半导体（CMO巧制成形 成在半导体衬底上，往往会产生电压大的回弹性，使电路不稳定，被保护器件容易损坏。
【发明内容】
[0004]本发明的目的就是为克服现有技术的不足，设计一种台面沟槽隔离法瞬态电压抑 制二极管阵列的巧片及其生产工艺，该种工艺采用挖沟槽玻璃纯化保护台面，提高了瞬态 电压抑制二极管阵列的可靠性、稳定性；抗浪涌能力强；工艺简单、成本低；生产效率提高， 易于实现大规模生产。
[0005] 为解决上述问题，本发明采用的技术方案是；一种台面沟槽隔离法瞬态电压抑制 二极管阵列的巧片的生产工艺，包括如下步骤：
[0006] 1)氧化前清洗；通过电子清洗剂SC2、去离子水超声清洗等工序，对娃片表面进行 化学处理，得到干净的原始P型娃片，电阻率为0. 005~0. 006Q.cm;
[0007] 2)氧化；将清洗干净的娃片在1100~1200°C的氧化炉中双面生长氧化层做掩膜， 氧化膜厚度l.Sym~2]im;
[000引 3)去单面氧化膜：在氧化后的娃片一面涂敷一层光刻胶，采用氣化锭腐蚀液、去 离子水去除娃片另一面氧化层；
[0009] 4)棚源预沉积；在娃片去除氧化层的一面涂覆一层棚液态源，在60~80°C的温度 下烘烤后，在温度为1150~1200°C的扩散炉中进行预沉积；
[0010] 5)棚源主扩散；对预沉积后的娃片在温度为1260~1280°C的扩散炉进行深结推 进扩散，在无氧化层面形成深的P+层；
[0011] 6)扩散后处理；用氨氣酸浸泡、去离子水超声清洗，使娃片分离，并去除表面氧化 层；
[001引 7)光刻N+区；在娃片未扩散P+层的一面通过光亥Ij、显影法制作出化区图形；
[001引 8)去N+区氧化层；采用氣化锭腐蚀液刻蚀出r区；
[0014] 9)长牺牲氧化层；在娃片表面生长出一层薄的牺牲氧化层；
[00巧]10)注入磯：通过离子注入方法注入磯离子1. 5~2. 5*l〇i6kev，并采用温度为 1100~1150°C进行推进5~她形成PN结；
[0016] 11)光刻隔离槽述过涂胶、曝光、显影工序，形成台面隔离槽图形；
[0017]台面隔离槽腐蚀：使用硝酸、氨氣酸、冰己酸，按照5:3. 3:1的比例腐蚀台面隔 离槽，沟槽深度超过N+层深度的1. 5倍，混酸温度控制在0~2°C，并用去离子水冲净；
[0018] 13)电泳玻璃；配置电泳液，把娃片放在配置好的电泳液中，根据台面隔离槽深度 需沉积的玻璃重量设置时间，进行玻璃电泳；
[0019] 14)烧结；把电泳后的娃片在温度为800~820°C的烧结炉中进行烧结，并且通入 氧气和含氯气体；
[0020] 15)去氧化层；用缓冲蚀刻液按照10:1的比例进行浸泡，去离子水超声清洗去除 烧结后娃片表面氧化层；
[0021] 16)锻镶、锻金：将去氧化层后的娃片在专用锻槽中进行锻镶、锻金、干燥；
[002引17)巧片切割；把锻金后的娃片沿切割道划成单个巧片。
[0023] 上述的生产工艺所制得的台面沟槽隔离法瞬态电压抑制二极管阵列巧片的结构 为N+-P-P+型；包括位于底部的扩散P+区，扩散P+区的上方为基区P区，基区P区的上部周 边为巧片划道区，基区P区的上部位于巧片划道区内部分隔成多个注入矿区，每个注入N+ 区的上部为金属区，相邻的注入N+区之间为台面隔离槽。
[0024] 本发明的有益效果是；1.本发明的瞬态电压抑制二极管阵列巧片的生产工艺，采 用涂覆棚液态源（CSD)深结扩散形成P+结的方法，可W代替外延片进行巧片制作，成本低， 同时扩散结深平坦均一，衬底无源区宽度可控，不受外延层宽度限制。
[0025] 2.采用磯离子注入前形成一层牺牲氧化层的方法，可W起到吸附杂质的作用，使 磯离子分布均匀，减少漏电流。
[0026] 3.采用在化面制作台面隔离槽的方法，可W使多个瞬态抑制二极管之间彻底分 开，并把表面击穿变为体击穿，增加了二极管的可靠性。
[0027] 4.采用玻璃粉电泳形成台面保护层，增强了二极管阵列的抗机械损伤能力，同时 提高了二极管阵列的抗浪涌能力。
[002引 5.采用含氯气的烧玻璃方法，可W增加二极管PN结耗尽层的宽度，减小基区宽 度，降低结电容，使二极管可W迅速将静电、浪涌电压限制猜位到一个安全的电压范围内， W保护后面数字电路不受损坏。
[0029] 6.通过选取合适的电阻率，扩散结深度及基区宽度，可W使二极管具有可控的回 弹性，既增加了二极管的错位电压（Vc)能力，又使电压回弹不会低于反向电压值，可W有 效地保护电路中的器件。
【附图说明】
[0030] 图1是本发明的结构示意图；
[0031] 图2是图1的俯视结构示意图；
[0032] 图3是图1中A部的放大结构示意图；
[0033] 图4是一个将矩阵式的六个瞬态抑制二极管进行封装的示意图；
[0034] 图5是本发明的工艺流程图；
[003引 图1至图3中；1、扩散P+区，2、基区P区，3、注入N+区，4、台面隔离槽，5、金属区， 6、纯化玻璃层，7、巧片划道区。
【具体实施方式】
[0036] 下面通过具体实施例对本发明所述的一种台面沟槽隔离法瞬态电压抑制二极管 阵列的巧片及其生产工艺作进一步的详细描述。
[0037] 如图5所示，一种台面沟槽隔离法瞬态电压抑制二极管阵列的巧片的生产工艺， 包括如下步骤：
[003引 1)氧化前清洗；通过电子清洗剂SC2、去离子水超声清