洗等工序，对娃片表面进行 化学处理，得到干净的原始P型娃片，电阻率为0. 005~0. 006Q.cm;
[0039] 2)氧化；将清洗干净的娃片在1100~1200°C的氧化炉中双面生长氧化层做掩膜， 氧化膜厚度l.Sym~2]im;
[0040] 3)去单面氧化膜：在氧化后的娃片一面涂敷一层光刻胶，采用氣化锭腐蚀液、去 离子水去除娃片另一面氧化层；
[0041] 4)棚源预沉积；在娃片去除氧化层的一面涂覆一层棚液态源，在60~80°C的温度 下烘烤后，在温度为1150~1200°C的扩散炉中进行预沉积；
[0042] 5)棚源主扩散；对预沉积后的娃片在温度为1260~1280°C的扩散炉进行深结推 进扩散，在无氧化层面形成深的P+层；
[0043] 6)扩散后处理；用氨氣酸浸泡、去离子水超声清洗，使娃片分离，并去除表面氧化 层；
[0044] 7)光刻N+区；在娃片未扩散P+层的一面通过光刻、显影法制作出r区图形；
[0045] 8)去N+区氧化层；采用氣化锭腐蚀液刻蚀出N+区；
[0046] 9)长牺牲氧化层；在娃片表面生长出一层薄的牺牲氧化层；
[0047] 10)注入磯：通过离子注入方法注入磯离子1. 5~2. 5*l〇i6kev，并采用温度为 1100~1150°C进行推进5~她形成PN结；
[0048] 11)光刻隔离槽；通过涂胶、曝光、显影工序，形成台面隔离槽图形；
[0049] 12)台面隔离槽腐蚀：使用硝酸、氨氣酸、冰己酸，按照5:3. 3:1的比例腐蚀台面隔 离槽，沟槽深度超过N+层深度的1. 5倍，混酸温度控制在0~2°C，并用去离子水冲净； [0化0] 13)电泳玻璃；配置电泳液，把娃片放在配置好的电泳液中，根据台面隔离槽深度 需沉积的玻璃重量设置时间，进行玻璃电泳；
[0化1] 14)烧结；把电泳后的娃片在温度为800~820°C的烧结炉中进行烧结，并且通入 氧气和含氯气体；
[0化2] 15)去氧化层；用缓冲蚀刻液按照10:1的比例进行浸泡，去离子水超声清洗去除 烧结后娃片表面氧化层；
[005引16)锻镶、锻金：将去氧化层后的娃片在专用锻槽中进行锻镶、锻金、干燥；
[0化4] 17)巧片切割；把锻金后的娃片沿切割道划成单个巧片。
[0化5]如图1、图2、图3所示，上述的生产工艺所制得的台面沟槽隔离法瞬态电压抑制二 极管阵列巧片的结构为N+-P-P+型；包括位于底部的扩散P+区1，扩散P+区1的上方为基区 P区2,基区P区2的上部周边为巧片划道区7,基区P区2的上部位于巧片划道区7内部分 隔成多个注入N+区3,每个注入N+区3的上部为金属区5,相邻的注入N+区3之间为台面 隔离槽4,台面隔离槽4中设置有纯化玻璃层6。
[0化6] 按此方法制作的瞬态抑制二极管阵列的参数；
[0057]
【主权项】
1. 一种台面沟槽隔离法瞬态电压抑制二极管阵列的芯片的生产工艺，其特征在于：包 括如下步骤： 1) 氧化前清洗：通过电子清洗剂SC2、去离子水超声清洗等工序，对硅片表面进行化学 处理，得到干净的原始P型硅片，电阻率为0. 005~0. 006 D . cm ; 2) 氧化：将清洗干净的硅片在1100~1200°C的氧化炉中双面生长氧化层做掩膜，氧化 1.5iim~2iim； 3) 去单面氧化膜：在氧化后的硅片一面涂敷一层光刻胶，采用氟化铵腐蚀液、去离子 水去除硅片另一面氧化层； 4) 硼源预沉积：在硅片去除氧化层的一面涂覆一层硼液态源，在60~80°C的温度下烘 烤后，在温度为1150~1200°C的扩散炉中进行预沉积； 5) 硼源主扩散：对预沉积后的硅片在温度为1260~1280°C的扩散炉进行深结推进扩 散，在无氧化层面形成深的P+层； 6) 扩散后处理：用氢氟酸浸泡、去离子水超声清洗，使硅片分离，并去除表面氧化层； 7) 光刻N+区：在硅片未扩散P +层的一面通过光刻、显影法制作出N +区图形； 8) 去N+区氧化层：采用氟化铵腐蚀液刻蚀出N+区； 9) 长牺牲氧化层：在硅片表面生长出一层薄的牺牲氧化层； 10) 注入磷：通过离子注入方法注入磷离子1. 5~2. 5*1016kev，并采用温度为1100~ 1150 °C进行推进5~8h形成PN结； 11) 光刻隔离槽：通过涂胶、曝光、显影工序，形成台面隔离槽图形； 12) 台面隔离槽腐蚀：使用硝酸、氢氟酸、冰乙酸，按照5:3. 3:1的比例腐蚀台面隔离 槽，沟槽深度超过N+层深度的1. 5倍，混酸温度控制在0~2°C，并用去离子水冲净； 13) 电泳玻璃：配置电泳液，把硅片放在配置好的电泳液中，根据台面隔离槽深度需 沉积的玻璃重量设置时间，进行玻璃电泳； 14) 烧结：把电泳后的硅片在温度为800~820°C的烧结炉中进行烧结，并且通入氧气 和含氯气体； 15) 去氧化层：用缓冲蚀刻液按照10:1的比例进行浸泡，去离子水超声清洗去除烧结 后硅片表面氧化层； 16) 镀镍、镀金：将去氧化层后的硅片在专用镀槽中进行镀镍、镀金、干燥； 17) 芯片切割：把镀金后的硅片沿切割道划成单个芯片。
2. 如1所述的生产工艺所制得的台面沟槽隔离法瞬态电压抑制二极管阵列芯片，其特 征在于：该台面沟槽隔离法瞬态电压抑制二极管阵列芯片结构为N +-P-P+型；包括位于底部 的扩散P+区，扩散P+区的上方为基区P区，基区P区的上部周边为芯片划道区，基区P区的 上部位于芯片划道区内部分隔成多个注入N +区，每个注入N+区的上部为金属区，相邻的注 入N+区之间为台面隔离槽。
【专利摘要】本发明涉及一种台面沟槽隔离法瞬态电压抑制二极管阵列芯片及制作工艺，其采用台面工艺在N+面制作台面隔离槽的方法，可以使多个瞬态抑制二极管之间彻底分开，并把表面击穿变为体击穿，增加了二极管的可靠性；采用涂覆硼液态源深结扩散形成P+结的方法，可以代替外延片进行芯片制作，扩散结深平坦均一，衬底无源区宽度可控，不受外延层宽度限制；采用玻璃粉电泳形成台面保护层，增强了二极管阵列的抗机械损伤能力，同时提高了二极管阵列的抗浪涌能力；采用含氯气的烧玻璃方法，可以增加二极管PN结耗尽层的宽度，降低结电容，使二极管可以迅速将浪涌电压箝位到一个安全的电压范围内，以保护后面数字电路不受损坏。
【IPC分类】H01L21-329, H01L21-228, H01L21-265
【公开号】CN104810281
【申请号】CN201510105153
【发明人】丛培金, 范玉丰, 丛济洲
【申请人】苏州启澜功率电子有限公司
【公开日】2015年7月29日
【申请日】2015年3月11日