一种采用n型碳化硅衬底制作n沟道igbt器件的方法
【技术领域】
[0001]本发明属于半导体微电子器件制备技术领域，具体涉及一种N沟道碳化硅IGBT器件的制作方法。
【背景技术】
[0002]碳化硅由于其临界场强高、禁带宽度大等特点，成为在大功率、高温、高压等应用领域非常受欢迎的半导体材料。碳化硅器件与同类硅器件相比，其比导通电阻小两个数量级，工作频率10倍于硅，辐射耐受量10倍于硅，单个器件可承受的电压可达硅器件的10倍，芯片功率密度可达硅器件的10倍到30倍，碳化硅模块的体积重量与硅模块相比可减少80%,系统损耗可降低30%到70%。基于碳化硅的功率器件被期待具有更高的性能，且更适合于大功率应用。
[0003]具有高开关频率兆瓦级器件的发展对于大功率系统具有非常多的好处。从1990年初开始，碳化硅大功率金属氧化物场效应晶体管(MOSFET)成为研究焦点，到2004年，碳化硅功率MOSFET的阻断电压已经可以达到10kV，比导通电阻达123πιΩ ?cm2。目前已经报道的碳化硅大功率器件包括1kV的DM0SFET，7.5kV的UM0SFET等。基于碳化硅的MOSFET由于其合理的导通电阻及快速的开关特性，成为硅或碳化硅双极型器件非常强势的竞争者。然而，由于MOSFET的漂移区电阻随阻断电压呈平方关系增加，随着阻断电压增加到大于15kV，MOSFET的导通电阻会因其单极特性而显著提高，在高温时由于迁移率降低而更加恶化，从而限制了 MOSFET的应用范围。
[0004]随着阻断电压的增大，特别是在低频开关应用中，碳化硅绝缘栅双极型晶体管(IGBT)成为取代碳化硅MOSFET的诱人选择。由于碳化硅IGBT器件比MOSFET多了一个P型层(对于P沟道器件而言，是多了一个N型层)，其在导通状态时，N型漂移区会发生强烈的电导调制效应，使IGBT的导通电阻仅约为MOSFET的三分之一，导通损耗较MOSFET小。碳化硅IGBT器件因其优越的导通性能，合理的开关速度，以及很好的安全工作区域(S0A)，正逐渐成为更合适的功率开关。
[0005]从原理上来讲，N沟道IGBT的性能要优于P沟道的IGBT。一般而言，P型衬底的电阻率比N型衬底高50倍，而制作N沟道的IGBT需要高质量，低电阻率的P型碳化硅衬底，在如今的技术条件下，所生产的P型碳化硅衬底质量还达不到这种要求，在P型碳化硅衬底上制作N沟道的IGBT器件会引入非常大的串联电阻(0.8-1.0 Ω.cm2)，从而增大了器件的损耗。
[0006]基于上述问题，有必要寻求更好的方法制作N沟道碳化硅IGBT。
【发明内容】
[0007]针对现有技术的不足，本发明的目的是提供一种N沟道碳化硅IGBT器件的制作方法，N沟道IGBT器件性能优于P沟道IGBT器件，且避免了使用低质量P型碳化硅衬底制作N沟道碳化硅IBGT器件所引入的大串联电阻问题，该方法工艺简单，易于实现。
[0008]本发明的目的是采用下述技术方案实现的:
[0009]本发明提供一种采用N型碳化硅衬底制作N沟道IGBT器件的方法，其改进之处在于，所述方法包括下述步骤:
[0010]步骤一，在N型碳化硅衬底10表面外延生长碳化硅P+外延层1、碳化硅N+缓冲层2以及碳化硅N型漂移层3;
[0011]步骤二，将N型碳化硅衬底10去除，保留的部分用来制作IGBT器件，保留的部分称之为样品；
[0012]步骤三，在样品上表面旋涂光刻胶并进行光刻及显影，暴露出P+基极阱区3的区域，进行P+离子注入，形成P+基极阱区4，之后去除光刻胶；
[0013]步骤四，在样品上表面旋涂光刻胶并进行光刻及显影，暴露出N+发射极阱区5的区域，的进行N+离子注入，形成N+发射极阱区5，之后去除光刻胶；
[0014]步骤五，在IGBT器件上表面热氧化，氧化温度为1350°C以上，氧化时间I小时?20小时，对其进行光刻及刻蚀，形成栅极氧化层7 ；
[0015]步骤六，淀积多晶硅层或者金属层，对其进行光刻及刻蚀，形成栅极6，用氧化层进行隔离保护；
[0016]步骤七，在样品正面淀积金属，与N+发射极阱区5相连形成发射极接触8 ；
[0017]步骤八，在样品背面的碳化硅P+外延层I表面淀积金属，形成集电极9。
[0018]进一步地，所述步骤一中，所述N型碳化硅衬底10选取4H_SiC单晶衬底、6H_SiC单晶衬底或3C-SiC单晶衬底的其中一种；
[0019]所述N型碳化娃衬底10的厚度为360 μ m。
[0020]进一步地，所述碳化硅P+外延层I采用在N型碳化硅衬底10上进行外延生长的方法得到；在N型碳化硅衬底10的上表面外延生长具有P型重掺杂性质的碳化硅P+外延层1，碳化硅P+外延层I的掺杂浓度为I X 11W3,其厚度为I μ m?5 μ m ;
[0021]所述碳化硅N+缓冲层2在碳化硅P+外延层I上由外延生长方法得到，在碳化硅P+外延层I的上表面外延生长具有N型重掺杂性质的碳化硅N+缓冲层2，碳化硅N+缓冲层2的掺杂浓度为I X 1018cm_3，其厚度为0.1 μ m?I μ m ;
[0022]在碳化硅N+缓冲层2的上表面外延生长具有N型导电性的碳化硅N型漂移层3，碳化娃N型漂移层3的掺杂浓度为I X 114CnT3?I X 116CnT3,其厚度为50 μ m?300 μ m。
[0023]进一步地，所述步骤二中，采用包括采用研磨法、化学机械抛光法、干式抛光法、湿法腐蚀法、等离子辅助化学腐蚀法和常压等离子腐蚀法中的其中一种方法将N型碳化硅衬底10去除，保留外延生长得到的碳化硅P+外延层1、碳化硅N+缓冲层2以及碳化硅N型漂移层3，保留部分用以制作IGBT器件。
[0024]进一步地，所述步骤三中，在碳化硅N型漂移层3的表面上，通过化学气相淀积方式形成S12层，对S12层进行光刻并显影，暴露出需要进行P型离子注入的区域，对保留的光刻胶进行坚膜，增强其抗蚀性，之后运用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式移除进行离子注入区域的S12层，运用丙酮湿法刻蚀或者氧等离子体刻蚀的方式去除光刻胶，然后利用所制备的S12层作为掩膜，进行P型离子注入，形成P+基极阱区4，同样采用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式移除S12层掩膜。
[0025]进一步地，所述步骤四中，在碳化硅N型漂移层3的表面上，通过化学气相淀积方式形成S12层，对S12层进行光刻并显影，暴露出需要进行N型离子注入的区域，对保留的光刻胶进行坚膜，增强其抗蚀性，之后运用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式移除需要进行离子注入区域的S12层，运用丙酮湿法刻蚀或者氧等离子体刻蚀的方法去除光刻胶，然后利用所制备的S12层作为掩膜，进行N型离子注入，形成N+发射极阱区5，同样用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式移除S12层掩膜；
[0026]N型离子注入完成后，对注入的离子进行活化退火。
[0027]进一步地,所述步骤五中，热氧化生成1nm?10nm厚的氧化层,对氧化层进行光刻并显影，保留栅极氧化层上部的光刻胶作为刻蚀掩膜，去除除栅极氧化层上部其他区域的光刻胶，对光刻胶进行坚膜，利用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式去除未掩蔽部分的氧化层，去除光刻胶，形成栅极氧化层7a。
[0028]进一步地，所述步骤六中，在栅极氧化层7a上形成由多晶硅或者金属制成的栅极6 ;多晶娃栅极米用淀积多晶娃一光刻一显影一坚膜一RIE或ICP刻蚀一去I父的工艺进行制备，金属栅极采用溅射或者蒸发金属膜一光刻一刻蚀金属栅区域以外金属一去胶的工艺进行制备，其中刻蚀金属包括湿法刻蚀、IBE刻蚀和剥离方法。在栅极表面制备氧化层，并将其图形化，形成对栅电极的氧化隔离保护。
[0029]进一步地，所述步骤七中，采用金属剥离方法进行制备，首先进行光刻和显影，暴露出需要制作发射极接触的区域，淀积1nm-1OOOnm的Ti/Ni金属层，移除包括上层Ti/Ni金属层在内的光刻胶，保留发射极接触区域的金属，对金属进行热处理，形成发射极接触8。
[0030]进一步地,所述步骤八中，淀积1nm-1OOOnm的Ti/Al/Ni金属层,对金属进行热处理，形成集电极9。
[0031]与现有技术比，本发明达到的有益效果是:
[0032]本发明提供的N沟道碳化硅IGBT器件的制作方法，避免了使用电阻率大的P型碳化硅衬底制作N沟道IGBT器件，改由在高质量N型碳化硅衬底上外延生长得到的P+外延层取代P型碳化硅衬底，其集电极电阻可减小两个数量级，外延生长完成后将N型碳化硅衬底去除，在保留的外延层上制作N沟道IGBT器件，用该方法制作的N沟道碳化硅IGBT器件比直接在P型衬底上制作的N沟道IGBT性能优异，且其工艺简单易于实现。
【附图说明】
[0033]图1是本发明提供的在N型碳化硅衬底上外延生长P+层、N+层和N型漂移层的横截面示意图；
[0034]图2是本发明提供的将N型碳化硅衬底去除的横截面示意图；
[0035]图3是本发明提供的离子注入形成P+阱和N+阱的横截面示意图；
[0036]图4是本发明提供的形成栅氧和栅电极的横截面示意图；
[0037]图5是本发明提供的形成氧化隔离层的横截面示意图；
[0038]图6是本发明提供的采用本发明方法制作的N沟道碳化硅IGBT的横截面示意图；
[0039]其中:1_碳化娃P+外延层，2_碳化娃N+缓冲层,3_碳化娃N型漂移层,4_P+基极阱区；5-N+发射极阱区，6-栅极，7a-栅极氧化层，8-发射极接触，9-集电极，1-N型碳化硅衬底。
【具体实施方式】
[0040]下面结合附图对本发明的【具体实施方式】作进一步的详细说明。
[0041]本发明是在N型碳化硅衬底10上外延生长所需P+、N+及N型外延层后，将N型碳化硅衬底10研磨去除，再在外延层上制作N沟道IGBT的方法。具体工艺流程如下:
[0042]步骤一，选取N型碳化硅衬底10，清洗处理后进行外延层的生长。参照图1，选取N型掺杂的4H-SiC单晶衬底、6H-SiC单晶衬底或者3C_SiC单晶衬底的其中一种，作为制作N沟道IGBT的牺牲衬底，N型碳化硅衬底10的厚度大约为360 μ m。在N型碳化硅衬底10的上表面外延生长具有P型重掺杂性质的碳化娃P+外延层1，碳化娃P+外延层I的掺杂浓度约为I X 119CnT3,碳化娃P+外延层I的厚度约为I μ m?5 μ m,在碳化娃P+外延