前侧光学传感器)的配置型态，通过在导波区200与互连区73之间放置光感测区域55 (背侧光学传感器)的配置型态而减少高度H252。在此配置中，来自样品231的萤光，例如光81、82或83移动缩短的距离至光感测区域55。通过将光感测区域55配置较接近样品放置部23，到达界面S45、S534或S523的萤光强度增加。增加的强度造成光学传感器100的量子效率增加。通过将互连区73配置比光感测区域55更远离导波区200，光学元件与电子元件分离，该电子元件例如接点71或通路结构25，该光学元件例如介电层28或介电层27。在此替换中，萤光移动而无散射与互连区73中的金属线减少。可通过前述替换，增加萤光的信号与噪声的比例。
[0107]在图1中，核心层27下方的层系滤光层30。在一些实施例中，滤光层30包含交错介电层的堆叠的顶层，该交错介电层的堆叠包含但不限于3102与Ta205。该顶层可为具有较低折射率的前述交错介电层之一，例如Si02。在一些实施例中，交错介电层的S12为接触核心层27。根据要过滤的目标波长，可设计交错介电层的重复周期数。在图3中，核心层27下方的层为介电层282。介电层282的厚度TH282约为510纳米加上或减去约十个百分比。在一些实施例中，厚度TH282实质大于高度H252，因而下包覆层282的厚度TH282与上包覆层28的厚度TH28的比例为约I至约2。在一些实施例中，介电层282由折射率小于核心层27的第一折射率的材料组成。在一些实施例中，介电层282的折射率小于、等于、或大于介电层28的第二折射率。参阅图1，光感测区域55中的区域包含由第二传导型掺质所组成的三个区域552、554与557，以及由第一传导型掺质所组成的两个区域553与555。在图3中，光感测区域55中的区域包含由第二传导型掺质所组成的两个区域552与554，以及由第一传导型掺质所组成的一个区域553。图3中的光感测区域55的详细讨论如下。
[0108]第一传导型掺质所组成的区域与第二传导型掺质所组成的另一区域之间的界面系P-n接合。在不同位置、具有不同长度或不同位向的每一界面可区别地侦测不同波长的光81、82或83。p-n接合的不同组合作为不同光二极管，可侦测不同波长的光81、82或83。例如，区域554与磊晶区51之间的界面S45系p-n接合。第一水平接合，例如界面S523，其较接近前侧SI，第二水平接合，例如界面S45，其系接近背侧S2。
[0109]第一水平接合，例如界面S523，其最接近前侧SI。第二水平接合，例如界面S45，其与前侧SI距离最远或是最接近背侧S2。从第一接合至第二接合的距离为高度H554与高度H553的总和，约2微米至约3微米。第一水平接合小于第二水平接合。第三接合，例如界面S534，其位于第一接合与第二接合之间。从背侧S2分别至第一接合、第二接合与第三接合的距离的比例介于一范围内自约4:1:2至约9:1:3。水平接合，例如界面S45、S534或S523，实质平行于前侧SI。水平接合为彼此平行。
[0110]图4说明一些光学传感器105与100之间的差别。在光学传感器100中，光感测区域55位于导波区200与互连区73之间。光感测区域55在磊晶区51下方。背侧S2位于导波区200与光感测区域55之间。来自样品放置部23的光81移动至光感测区域55的顶部表面S55。顶部表面S55包含暴露部S100，其暴露至光81的一些强度。暴露部SlOO具有宽度W100。光81的一些强度与距离的平方成反比，该距离例如高度H100。在与暴露部SlOO垂直的方向，量测高度H100。量测从来源至暴露部SlOO的高度H100，该来源例如样品231。
[0111]在光学传感器105中，互连区73位于导波区200与光感测区域55之间。背侧S2位于互连区73与光感测区域55之间。来自样品放置部23的光81移动至光感测区域55的顶部表面S57。顶部表面S57包含暴露部S105，其暴露至光81的一些强度。暴露部S105具有宽度W105。光81的一些强度与距离的平方成反比，该距离为例如高度H105。在垂直于暴露部S105的方向中，量测高度H105。从来源至暴露部S105量测高度H105，该来源例如样品231。
[0112]比较光学传感器105与100，高度HlOO小于高度H105。暴露部SlOO小于暴露部S105。由于在光学传感器100中，暴露部SlOO的尺寸以及暴露部SlOO至样品放置部23的距离皆缩小，因而暴露部SlOO与S105所接收的总照射量实质相同。暴露部SlOO以小于暴露部S105的尺寸可接收光81的一些强度。通过在导波区200与互连区73之间放置光感测区域55而缩短样品至暴露部SlOO的距离，使得暴露部SlOO缩小。缩小暴露部SlOO帮助缩小光感测区域55的尺寸。在一些实施例中，光学传感器100的像素尺寸小于光学传感器105的像素尺寸，例如小于约10倍。
[0113]在图5中，例如硅锗(SiGe)或硅(Si)的半导体材料磊晶成长于半导体基板50上方，以形成磊晶区51。在一实施例中，在成长过程(例如，原位掺杂)中，加入杂质至磊晶区
51。例如，掺质包含砷、磷、锑、硼、二氟化硼、和/或其他可能的杂质。硼的来源包含在SiGe磊晶过程中使用的二硼烷气体。以原位(in-situ)方式，通过将含硼气体导入至磊晶SiGe成长，完成在SiGe掺杂硼。在一些实施例中，通过植入操作，形成硼或其他掺质，因而磊晶区51包含P型掺质。
[0114]阻层31覆盖磊晶区51的预定部分的顶部。在磊晶区51上方，进行离子植入操作。阻层31包含宽度W557的开口图案，将磊晶区51暴露至高能量离子束。在一些实施例中，在原子阶段经由高能量碰撞，将N型掺质植入磊晶区51中，因而掺质停止于前侧SI下方并与其相距预定距离。
[0115]在图6中，离子植入操作33以第一预定能量将掺质植入磊晶区51中，因而在前侧SI下方形成区域557，其深度实质等于高度H55。在区域557形成之后，剥除阻层31。
[0116]在图7中，具有开口宽度为W555的另一阻层31部分覆盖区域557。开口暴露区域557至另一离子植入操作33。在一些实施例中，宽度W555比形成区域557的宽度W557短，如图6所示。
[0117]在图8中，离子植入操作33以第二预定能量植入掺质置区域557中，因而在区域557上方高度H557与前侧SI下方深度D555形成区域555的水平部分。将第二预定能量调整为小于第一能量，因而掺质分布在比区域557更浅的区域555附近。在一些实施例中，在半导体块511的前侧SI上方，进行离子植入操作33。在一些实施例中，区域555中的掺质与磊晶区51相同型式，例如P型。在形成区域555之后，剥除阻层31。在区域55上方与下方的区域557包含掺质，例如N型掺质，其与区域555的传导型相反。形成第一半导体层，例如区域555。形成第一半导体层，其包含第一传导型。
[0118]在图9中，具有开口宽度W575的另一阻层31部分覆盖其中的区域557与区域555。开口将区域557暴露至另一离子植入操作33。该开口对准区域555的另一端。
[0119]在图10中，离子植入操作33以第三预定能量将掺质植入区域557中，以于区域555的水平部上方形成区域555的侧部。在半导体块511的前侧SI上方，进行离子植入33。区域555的侧部具有深度D555。将第三预定能量调节至小于第二能量的范围，因而从深度D555向上至前侧SI植入掺质。在一些实施例中，图10中所实施的离子植入操作包含具有不同离子能量的多重植入操作。为了形成垂直植入区，需要不同能量的离子以达到所述的掺杂状况。在一些实施例中，掺质与区域555的水平部相同型式，例如P型。在形成区域555的侧部之后，剥除阻层31。区域555上方的区域554包含与区域555相反传导型的掺质，例如N型掺质。第二半导体层例如区域554，包含第二传导型的掺质。第二半导体层例如区域554在第一半导体层中，该第一半导体层例如区域555。在一些实施例中，第二半导体层共形形成于第一半导体层内。第二半导体层的水平部较接近前侧SI而非第一半导体层的水平部。
[0120]在图11中，具有开口宽度W545的另一阻层31部分覆盖区域554。在一些实施例中，宽度W545比形成区域555的宽度W555短，如图8所示。开口将区域554暴露至离子植入操作33。开口 W545对准区域554与磊晶区51之间的界面。
[0121]在图12中，离子植入操作33以第四预定能量将掺质植入区域554中，以于区域555的水平部上方形成区域553的水平部。在半导体块511的前侧SI上方，进行离子植入操作33。区域553的水平部在前侧SI下方深度D553。从深度D53向上至深度D553植入掺质。在一些实施例中，掺质与区域555相同型式，例如P型。在形成区域553的水平部之后，剥除阻层31。在区域555上方的区域554包含与区域553相反传导型的掺质，例如N型掺质。
[0122]在图13中，具有第一开口的宽度W525与第二开口的宽度W52的另一阻层31部分覆盖区域553的水平部上方的区域554。第一与第二开口将下方区域554暴露至另一离子植入操作33。第二开口对准区域553的端部。第一开口对准区域553与磊晶区51之间的界面。
[0123]在图14中，离子植入操作33以第五预定能量将掺质植入至区域554中，以于区域553的水平部上方形成区域553的侧部。区域553的侧部包含深度D553。从深度D553向上至前侧SI植入掺质。在一些实施例中，图14中的离子植入操作33包含具有不同离子能量的多重植入操作。在一些实施例中，掺质与区域555相同型式，例如P型。在形成区域555的侧部之后，剥除阻层31。被区域553部分环绕的区域552包含与区域553相反传导型的掺质，例如N型掺质。
[0124]在图15中，接点插塞551、558与559形成为半导体层中的高掺杂区，例如分别为区域552、554与557。高掺杂区接触前侧SI。在图15中，具有三个开口的另一阻层31部分覆盖区域552、554与557。三个开口将部分的下方区域552、554与557暴露至另一离子植入操作33。
[0125]离子植入操作33将掺质植入至区域552、554与557中，以形成接点插塞551、558与559。在一些实施例中，掺质与区域557、555或552相同型式，例如P型。掺质浓度实质大于区域552、554与557的掺质浓度。在形成接点插塞551、558与559之后，剥除阻层31。
[0126]在图16中，在一些其他实施例中，通过在光感测区域55外部的磊晶区51中具有开口的图案化阻层31，形成高掺杂区579。在一些其他实施例中，形成高掺杂区579，因而高掺杂区579的深度或掺杂浓度不同于区域552、554或557的深度或掺杂浓度。
[0127]在图17中，通过与形成高掺杂区579相同的操作，形成另一高掺杂区578。在一些实施例