，截面A。倒角特征124可以是用来制作目前互连结构的典型处理技术的特点。如图中描绘的，倒角特征124可以位于通路122与Mx+1金属116的交叉处。故意如此设计，在使用导电互连材料填充通路122和Mx+1金属116之前，倒角特征124可以允许Mx+1衬垫118均匀地覆盖它们的内表面。充分的衬垫覆盖对于获得无缺陷的结构(例如导电材料中没有空隙的结构)可能是必不可少的。导电互连材料中的缺陷可以负面地影响结构性能和可靠性。因此，通过作用以减少或消除制作期间形成的可能缺陷，倒角特征124可以有利地提高互连性能和可靠性。
[0050]相反地，本实施例的电子熔丝结构可以替代地逆转或消除由上面参考图1描述的倒角特征124见证的优点。可以设计电子熔丝结构以根据适当的电流的应用而编程。例如，可以提供电流通过电子熔丝以最终使得电子熔丝烧断并制造开路。编程指烧断电子熔丝并制造开路。适当的电流取决于电子熔丝设计并且可以在从大约1mA至大约25mA以及其间的范围变化。替代地，编程可以在阈值电流密度处发生。例如，100A/μm3的典型电流密度可以是编程电子熔丝所必需的。另外，当电子熔丝阻抗增加超过电子熔丝的初始的编程前阻抗多于一个数量级时，认为电路被编程并且断开。在一些情况下，对电子熔丝结构编程可能需要高编程电流和长编程时间，二者都可以负面地影响性能和可靠性。
[0051]理想地，当对电子熔丝编程时，低编程电流和短编程时间是优选的。实现较低编程电流和较短编程时间的一种方法可以包括引入缺陷区域，可以通过该缺陷区域提高电迀移，并且由此以较低的电流激励较快的电子熔丝编程。通过参考附图图2-8在下面详细地描述通过引入缺陷区域提高电子熔丝编程的一个实施例。在本实施例中，位于熔丝区域中的中间电介质可以用来形成几乎垂直的几何形状并且由此引起缺陷区域的形成。
[0052]现在参考图2，示出结构200。结构200可以包括凡级202。M J及202可以包括Mx电介质204、第一 Mx金属206、第二 Mx金属208和M ,盖电介质212。WM 202可以是结构200中的任何互连级。Mx电介质204可以包括任何适当的电介质材料，例如氧化硅(S1 2)、氮化硅(Si3N4)、碳硅氧氢化物(SiCOH)、硅基低k电介质或者多孔电介质。已知的适当沉积技术(例如，原子层沉积、化学气相沉积、等离子增强化学气相沉积、旋涂沉积或者物理气相沉积)可以用来形成Mx电介质204。Mx电介质204可以具有从大约10nm至大约150nm以及其间的范围变化的典型厚度，但是小于10nm和大于150nm的厚度可能是可接受的。应当注意，虽然仅示出单个互连级，但是结构200可以在凡级202的上面和下面具有多个互连级。同样应当注意，图2的左侧意图描绘结构200的无熔丝区域，并且图2的右侧意图描绘结构200的熔丝区域。
[0053]可以根据典型的光刻技术在Mx电介质204中形成第一 Mx金属206和第二 Mx金属208。第一Mx金属206可以包括在典型的半导体电路中找到的典型的线路或导线，并且第二Mx金属208可以包括将形成电子恪丝的基础结构的典型的线路或导线。第一 Mx金属206和第二 Mx金属208可以是基本上相似的结构并且可以使用例如典型的单或双镶嵌技术制作，其中导电互连材料可以沉积在Mx电介质204中形成的沟槽中。
[0054]在一种实施例中，第一 Mx金属206和第二 Mx金属208可以包括各种屏障衬垫，例如凡衬垫210。Mx衬垫210可以包括，例如氮化钽(TaN)，接着是包括钽(Ta)的额外层。其他屏障衬垫可以包括钴(Co)或钌(Ru)，或者单独或者与任何其他适当的衬垫结合。导电互连材料可以包括，例如铜(Cu)、铝(Al)或钨(W)。可以使用填充技术(例如电镀、无电式镀敷、化学气相沉积、物理气相沉积或者方法的组合)形成导电互连材料。导电互连材料可以替代地包括掺杂物，例如，锰(Mn)、镁(Mg)、铜(Cu)、铝(Al)或其他已知掺杂物。在填充沟槽之前，可以可选地使用任何适当的沉积技术(例如化学气相沉积或物理气相沉积)沉积种子层(没有示出)。种子层也可以包括与导电互连材料相似的掺杂物。
[0055]继续参考图2，]^盖电介质212可以沉积在结构200上。]\^盖电介质212可以将MxS 202与可能随后在MxS 202上形成的额外互连级(没有示出)电绝缘。可以使用典型的沉积技术(例如化学气相沉积)沉积仏盖电介质212。1:!盖电介质212可以包括，例如氮化娃(Si3N4)、碳化娃(SiC)、娃碳氮化物(SiCN)、氢化碳化娃(SiCH)或其他已知的封盖材料。1:!盖电介质212可以具有从大约20nm至大约60nm以及其间的范围变化的厚度，但是小于20nm和大于60nm的厚度可能是可接受的。
[0056]现在参考图3，MxJR 214可以在202上形成。在该步骤处，Mx+1级214可以包括第一 Mx+1电介质216和中间电介质218。类似^级202，MX+1级214可以是结构200中的任何互连级。第一Mx+1电介质216可以包括与上面描述的Mx电介质204相似的材料并且可以由相似的工艺形成。但是，第一 Mx+1电介质216可以具有比Mx电介质204的厚度小的厚度(H1)。例如，第一 Mx+1电介质216可以具有从大约75nm至大约10nm以及其间的范围变化的厚度(H1)，但是小于75nm和大于10nm的厚度可能是可接受的。中间电介质218可以包括与上面描述的凡盖电介质212相似的材料并且可以由相似的工艺形成。中间电介质218可以具有与1:!盖电介质212的厚度相等或比其厚度小的厚度。
[0057]现在参考图4，可以使用已知的典型光刻和掩蔽技术去除中间电介质218的一些。例如，可以应用硬掩模并且可以使用适当的蚀刻技术去除不需要的部分。在一个实施例中，中间电介质218(图4)可以包括氮化硅(SiN)并且使用基于氟和氧的蚀刻剂的干法蚀刻技术可以用来去除中间电介质218的一部分。剩余的中间电介质220可以如描绘的位于结构200的熔丝区域中。应当注意，剩余的中间电介质220在结构200的熔丝区域内的具体位置可以指定随后形成的特征的位置。
[0058]现在参考图5，可以在第一 Mx+1电介质216和剩余的中间电介质220顶上形成第二Mx+1电介质222。第二 M X+1电介质222也可以包括在M X+1级214中。第二 M X+1电介质222可以包括与上面描述的Mx电介质204相似的材料并且可以由相似的工艺形成。类似第一 Mx+1电介质216，第二 Mx+1电介质222可以具有比Mx电介质204的厚度小的厚度(H2)。例如，第二Mx+1电介质222可以具有从大约25nm至大约50nm以及其间的范围变化的厚度(H 2)，但是小于25nm和大于50nm的厚度可能是可接受的。第一和第二 Mx+1电介质216、222的总厚度(H3)可以基本上等于Mx电介质204的厚度。
[0059]现在参考图6，可以在结构200的无熔丝区域和熔丝区域中分别形成无熔丝沟槽224和熔丝沟槽226。无熔丝沟槽224和熔丝沟槽226都可以使用本领域中已知的任何适当的掩蔽和蚀刻技术形成。在一个实施例中，可以选择具有高选择性的化学物质的特殊蚀刻技术来蚀刻第一 Mx+1电介质216和第二 M X+1电介质222。例如，使用基于氟的蚀刻剂的干法蚀刻技术可以被使用。在一个实施例中，例如，可以使用非常有选择性的化学蚀刻剂(例如C4F8)来形成无熔丝沟槽224和熔丝沟槽226。
[0060]蚀刻技术的选择性可以指对于相同的蚀刻技术两种材料的蚀刻速率之间的差异。例如，当在本实施例中使用C4F8蚀刻剂时，第一 M X+1电介质216和第二 Mx+1电介质222的蚀刻速率可以大于剩余的中间电介质220的蚀刻速率。因此，因为蚀刻速率的差异，第一 Mx+1电介质216和第二 Mx+1电介质222可以比剩余的中间电介质220显著更快地蚀刻，并且如图6中描绘的，因此使得熔丝沟槽226具有多个深度。
[0061]无熔丝沟槽224可以具有单个、几乎统一的深度(D1),并且熔丝沟槽226可以具有至少两个不同的深度(D2、D3)。在一个实施例中，无熔丝沟槽224的深度(D1)可以与熔丝沟槽226的深度(D2)基本上相同。此外，在一个实施例中，深度(D2)可以大于深度(D3)，二者都是熔丝沟槽226的深度。因此，具有深度(D3)的熔丝沟槽226的部分可以称作薄部分。在优选实施例中，深度(D3)可以是深度(D2)的大约一半。在一个实施例中，深度(D1)和深度(D2)可以在从大约50nm至大约10nm的范围变化，并且深度(D3)可以在从大约25nm至大约50nm的范围变化。
[0062]因剩余的中间电介质220的存在可以制造熔丝沟槽226的两个不同深度。因为蚀刻化学物质的选择性，剩余的中间电介质220可以有效地用作蚀刻停止，并且防止蚀刻熔丝沟槽226的一部分。在一个实施例中，熔丝沟槽可以比剩余的中间电介质220宽，并且因此如图中所示，在剩余的中间电介质220的任何一侧的一部分可以比中间部分或者薄部分蚀刻得更深。
[0063]现在参考图6A，示出图6的截面视图，截面B。在熔丝沟槽226的形成期间，可以产生底切(undercut)特征228。剩余的中间电介质220的存在可以在第一 Mx+1电介质216中制造几乎垂直的几何形状，并且导致底切特征228的形成。底切特征228可以由用来形成