Cmos图像传感器及其制造方法
【技术领域】
[0001]本申请主要涉及图像传感器技术，特别的涉及背照式CMOS图像传感器及其相应的制造方法。
【背景技术】
[0002]与CXD的制造工艺相比，CMOS图像传感器的制造工艺与标准的CMOS工艺兼容，具备低功耗、易集成、低成本等特点，因此CMOS图像传感器被越来越广泛的应用在各种电子设备中。CMOS图像传感器中的有源像素的结构根据晶体管的数量不同可以分为不同种类。典型的4-T有源像素如图1所不，包括用于感光的光电二极管(photod1de,PD),传输晶体管(transfer transistor, TX),浮置扩散区(floating diffus1n,FD),复位晶体管(resettransistor, RST)，选择晶体管(select transistor, SEL)。
[0003]传统的CMOS图像传感器采用正面照射，但是采用这种机制在光电二极管的上方存在着各种金属层或氧化层等等，会导致很大的光损失。因此，背照式CMOS图像传感器，也就是采用从衬底的远离电路层的一侧进行照射的机制的图像传感器为业界广泛使用，以增加光线的光通量，并防止相邻图像传感器像素单元件的光线串扰(crosstalk)。
【发明内容】
[0004]对于现有的CMOS图像传感器中的传输晶体管来说，由于在半导体衬底和氧化层的界面处常常存在带有负电的缺陷，因此，即便在光电二极管没有受到光照的情况下，仍然可能存在着所谓的暗电流。暗电流会严重影响图像传感器的成像质量。
[0005]可以通过在传输晶体管的栅极上施加负压，吸引空穴到具有缺陷的界面区域，从而抑制暗电流。但是，当传输晶体管关闭的时候，残留在其沟道内的光生载流子容易倒流至光电二极管中，发生所谓的馈通(feedthrough)现象，从而影响产生图像的质量。另外，要想提高CMOS图像传感器的反应速度和图像质量，就要提高传输晶体管的传输效率。
[0006]因此，为了克服上述问题，本申请提供了一种具有非均匀掺杂的多晶硅栅极的传输晶体管。由于非均匀掺杂的多晶硅栅会对沟道区域中的电势分布产生不同的影响，从而使其呈现阶梯状的分布。这样，在阶梯电势的作用下，可以提高光生载流子的转移效率，又可以防止发生馈通现象，从而提高图像质量。
【附图说明】
[0007]通过参照附图阅读以下所作的对非限制性实施例的详细描述，能够更容易地理解本申请的特征、目的和优点。其中，相同或相似的附图标记代表相同或相似的装置。
[0008]图1 (a)所示为根据本申请一个实施例所述的CMOS图像传感器像素中的传输晶体管结构示意图；
[0009]图1(b)所示为图1(a)所示的传输晶体管关闭时的电势分布示意图；
[0010]图1(c)所示为图1(a)所示的传输晶体管导通时的电势分布示意图；
[0011]图2(a)所示为根据本申请一个实施例所述的CMOS图像传感器像素中的传输晶体管结构示意图；
[0012]图2(b)所示为图2(a)所示的传输晶体管关闭时的电势分布示意图；
[0013]图2(c)所示为图2(a)所示的传输晶体管导通时的电势分布示意图；
[0014]图3 (a)所示为根据本申请一个实施例所述的CMOS图像传感器像素中的传输晶体管结构示意图；
[0015]图3(b)所示为图3(a)所示的传输晶体管关闭时的电势分布示意图；以及
[0016]图3(c)所示为图3(a)所示的传输晶体管导通时的电势分布示意图。
【具体实施方式】
[0017]下面详细讨论本申请的实施例的制造和使用。但是，应当理解的是，本申请提供了许多可以在各种具体背景下实施的可行的创新性概念。所讨论的具体实施例仅是说明制造和使用本申请的具体方式，并不限制本申请的范围。
[0018]图1 (a)所示为根据本申请一个实施例所示的CMOS图像传感器中传输晶体管的结构示意图。根据本申请的一个实施例，102可以是P型衬底，104可以是N型掺杂区域，与衬底102形成光电二极管，光电二极管接收从传输晶体管底部射入的光线，并产生光生载流子。光电二极管的N型掺杂区域104可以作为传输晶体管的源极。传输晶体管还包括一个N型掺杂的浮置扩散区108作为该传输晶体管的漏极。P型衬底可以为半导体基底，也可以包括半导体基底与铺设其上的外延层，半导体基底的材质可以为硅、锗、砷化镓等通用的半导体基底材质。
[0019]传输晶体管还包括栅氧化层120，以及位于栅氧化层120上的多晶硅栅110。根据本申请的一个实施例，多晶硅栅分为两个部分，靠近源极的部分111的掺杂类型可以是P+，即P型重掺杂，靠近漏极的部分112的掺杂可以是N+，即N型重掺杂。111和112都是多晶硅栅110的一部分，彼此之间没有间隔或分离。掺杂浓度是根据设计的需要而确定的，例如二者的掺杂浓度可以大于1019，甚至达到102°至121的数量级。根据另一实施例，靠近源极的部分111的掺杂类型可以是N-，靠近漏极的部分112的掺杂类型可以是N+。这些多晶硅栅的部分是一体的、彼此之间没有间隔或分离。
[0020]当关闭传输晶体管时，可以向多晶硅栅110施加例如-1V的控制信号Tx。如图1(b)所示，位于多晶硅栅110下的沟道区域的电势低于源极104和漏极108的电势水平。根据本申请的一个实施例，部分多晶硅栅111下面的沟道区域的电势可以是例如-0.45V，而部分多晶硅栅112下面的沟道区域的电势可以略高于部分多晶硅栅111下面的沟道区域的电势。
[0021]当打开传输晶体管时，可以向多晶硅栅110施加例如2.8V的控制信号Tx。如图1(c)所示，电势分布从源极104至漏极108逐渐升高。特别的，部分多晶硅栅111下面的沟道区域的电势与部分多晶硅栅112下面的沟道区域的电势可以相差例如IV。由于这个电势梯度的存在，由光电二极管产生的光生载流子例如电子，就可以被快速高效的从传输晶体管的源极转移到漏极。
[0022]当再次关闭传输晶体管时，可以将栅压重新降低到-1V，由于部分多晶硅栅112下面的沟道区域的电势可以高于部分多晶硅栅111下面的沟道区域的电势，因此残留在沟道区域的电子会在电势梯度的作用下流到浮置扩散区108进而被复位，而不会倒流回光电二极管中，从而避免了馈通现象的产生及其对图像的干扰。在本实施例中，未被多晶硅栅110覆盖的光电二极管104的部分区域的上部还包括钉扎层106。根据另一实施例，在光电二极管的N型掺杂区域104上方都具有钉扎层106(该情况没有示出)。此外，在形成包括111与112部分的多晶硅栅110的制造过程中可选择先采用离子掺杂注入再蚀刻形成多晶硅栅极或者先蚀刻形成栅极形状再分别掺杂注入形成多晶硅栅110。
[0023]图2 (a)所示为根据本申请的另一实施例所记载的CMOS图像传感器中传输晶体管的结构示意图。多晶硅栅210可以包括三个部分，靠近源极的P+掺杂部分113，靠近漏极的N+掺杂部分115，以及位于二者中间的未掺杂部分114，这些多晶硅栅的部分是一体的、彼此之间没有间隔或分离。
[0024]可以在多晶硅栅210上加载例如-1V的控制信号下关闭该传输晶体管，并加载例如2.8V的电压开启该传输晶体管。由于多晶硅栅210不同部分的掺杂情况不同，不仅在部分多晶硅栅113和115以下的沟道区域之间会产生电势的梯度，在未掺杂的部分多晶硅栅114以下沟道区域中也会产生电势的变化，如图2(b)-(c)所示。在本实施例中，未被多晶硅栅210覆盖的光电二极管104的部分区域的上部还包括钉扎层106。根据另一实施例，在光电二极管的N型掺杂区域104上方都具有钉扎层106 (该情况没有示出)。此外，在形成包括113，114与115部分的多晶硅栅210的制造过程中可选择先采用离子掺杂注入再蚀刻形成多晶硅栅极或者先蚀刻形成栅极形状再分别掺杂注入形成多晶硅栅210。
[0025]图3 (a)所示根据本申请的又一实施例所记载的CMOS图像传感器中传输晶体管的结构示意图。多晶硅栅310可以包括三个部分，靠近源极的P+掺杂部分116，靠近漏极的N+掺杂部分119，靠近P+掺杂部分116的P-掺杂部分117，即P型轻掺杂，靠近N+掺杂部分119的N-掺杂部分118，即N型轻掺杂，这些部分多晶硅栅是一体的、彼此之间没有间隔或分离。
[0026]可以采用与上述类似的控制信号来控制图3所示的传输晶体管的开关状态。类似的，在多晶硅栅310以下的沟道区域中分别产生了自源极104至漏极108的成阶梯状上升的电势分布，如图3(b)-(c)所示。在本实施例中，未被多晶硅栅310覆盖的光电二极管104的部分区域的上部还包括钉扎层106。根据另一实施例，在光电二极管的N型掺杂区域104上方都具有钉扎层106 (该情况没有示出)。此外，在形成包括116，117，