0之上构成的半导体层结构的另一个示意剖面图。功能性的半导体层序列130的背离衬底100的上侧键合到载体180上。载体180例如能够具有硅或锗。载体180例如能够具有晶圆的形式。
[0044]图7示出在时间上跟随着图6的视图的加工状态下的衬底100和与载体180连接的功能性的半导体层序列130的另一个示意剖面图。功能性的半导体层序列130已从衬底100剥离。功能性的半导体层序列130和衬底110在氧化的牺牲层125的区域中彼此分离。
[0045]如果牺牲层120已具有砷化镓铝(AlGaAs)，那么在将牺牲层120氧化成氧化的牺牲层125期间能够形成多孔的氢氧化铝(AlOxHy)。随后，氧化的牺牲层125能够借助于刻蚀溶液、例如具有氢氟酸(HF)的刻蚀溶液来移除。由此，功能性的半导体层序列130从缓冲层110和衬底100脱离。为了辅助将功能性的半导体层序列130从衬底100处剥离，能够附加地将剪力施加到功能性的半导体层序列130上。
[0046]如果牺牲层120已具有没有镓份额的砷化铝(AlAs)，那么在将牺牲层120氧化成氧化的牺牲层125时直接导致功能性的半导体层序列130从缓冲层120和衬底100脱开。这种脱开又能够通过相对于衬底100将剪力施加到功能性的半导体层序列130上而受到辅助。
[0047]衬底100能够在剥离功能性的半导体层序列130之后被清洁、冲洗和随后重新用于执行根据图1至7所阐述的制造方法。这有利地引起在执行所述方法时的成本节约。
[0048]通过沿着设置在功能性的半导体层序列130中的沟槽170分割与功能性的半导体层序列130连接的载体180和通过其它的加工步骤，能够由功能性的半导体层序列130和载体180制造多个光电子半导体芯片10。光电子半导体芯片10例如能够是发光二极管芯片(LED芯片)ο
[0049]图8示出在时间上跟随着图4的视图的加工状态下的、在根据上文中所阐述的制造方法的一个变型形式的过程控制中的衬底100和在衬底100之上构成的半导体层结构的另一个示意剖面图。根据图1至4所阐述的加工步骤在该变型形式中相同地执行。半导体层结构的对应于图1至7的视图中的元件的元件在下面阐述的附图中设有与在上述附图中相同的附图标记。
[0050]功能性的半导体层序列130的背离衬底100的上侧从图4的加工状态起通过键合工艺与载体180连接。之前在功能性的半导体层序列130和牺牲层120中布设的沟槽170现在形成通道175，所述通道沿着横向方向朝半导体层结构的侧边缘敞开，然而向上和向下通过载体180和衬底100或缓冲层110限界。
[0051]图9示出在时间上跟随着图8的视图的加工状态下的半导体层结构与衬底100和载体180的另一个示意剖面图。借助于湿热氧化工艺将牺牲层120氧化成氧化的牺牲层125。牺牲层120的氧化能够如根据图5所描述的那样进行。在此所使用的氧化介质在氧化牺牲层120期间流动穿过半导体层结构中的通道175并且能够由此侵蚀牺牲层120并且将其氧化成氧化的牺牲层125。
[0052]图10示出在时间上跟随着图9的视图的加工状态下的载体180与功能性的半导体层序列130以及衬底100的另一个示意剖面图。功能性的半导体层序列130已经从衬底100和设置在衬底100上的缓冲层110处剥离。
[0053]功能性的半导体层序列130从衬底100和缓冲层110的剥离在氧化的牺牲层125的区域中进行，并且能够如根据图7所描述的那样，在相对于衬底100将剪力施加到功能性的半导体层序列130上的条件下和/或通过借助于刻蚀溶液移除氧化的牺牲层125来进行。
[0054]如果载体180具有硅，那么在将牺牲层120氧化成氧化的牺牲层125期间由于不同的热膨胀系数能够引起在功能性的半导体层序列130中构建压应力。由此，在将牺牲层120氧化成氧化的牺牲层125期间能够在氧化的牺牲层125的区域中构建压应力，所述压应力在氧化的牺牲层125的区域中辅助将功能性的半导体层序列130从衬底100剥离。
[0055]在下面的其它加工步骤中，能够由功能性的半导体层序列130和载体180制造多个光电子半导体芯片10。衬底100为了进一步执行所描述的方法能够被再次使用。
[0056]根据所描述的方法制造的光电子半导体芯片10的半导体层结构除了在示意图中示出层之外还能够包括另外的层。特别地，在衬底100和缓冲层110之间、在缓冲层110和牺牲层120之间、在牺牲层120和功能性的半导体层序列130之间并且在功能性的半导体层序列130之上还能够设有另外的层。功能性的半导体层序列130能够包括比所示出的层140、150、160更多的层。
[0057]在牺牲层120和功能性的半导体层序列130之间例如能够设有标记层。标记层例如能够具有GaAs。在用于产生沟槽170的台面刻蚀工艺期间(图4)，标记层能够用作为指示器，所述指示器显示出即将达到牺牲层120进而显示出很快达到所需要的刻蚀深度。
[0058]本发明根据优选的实施例来详细解释和描述。尽管如此，本发明不局限于所公开的实例。更确切地说，本领域技术人员能够从中推导出其它的变型形式，而不脱离本发明的保护范围。
[0059]本申请要求德国专利申请102013105035.2的优先权，其公开内容通过参考并入本文。
[0060]附图标记列表
[0061]10 光电子半导体芯片
[0062]100 衬底
[0063]110 缓冲层
[0064]120 牺牲层
[0065]125 氧化的牺牲层
[0066]130 功能性的半导体层序列
[0067]140 第一掺杂层
[0068]150 有源层
[0069]160 第二掺杂层
[0070]170 沟槽
[0071]171 芯片大小
[0072]175 通道 O
?4-χΙ/λ XΓλζλλ?
【主权项】
1.一种用于制造光电子半导体芯片(10)的方法，所述方法具有如下步骤: -提供衬底(100)； -沉积牺牲层(120); -沉积功能性的半导体层序列(130); -将所述功能性的半导体层序列(130)横向结构化； -在湿热氧化工艺中氧化所述牺牲层(120)。2.根据上一项权利要求所述的方法，其中 -所述衬底(100)具有GaAs或由GaAs构成， -所述牺牲层(120)具有AlxGa1 xAs或由其构成，其中铝与镓之比大于80比20，优选大于93比7，以及 -在氧化所述牺牲层(120)期间形成A10xHy。3.根据上述权利要求中任一项所述的方法， 其中所述牺牲层(120)具有AlAs或者由其构成。4.根据上述权利要求中任一项所述的方法， 其中所述牺牲层(120)具有AlxGa1 xAs或由其构成， 其中铝与镓之比大于80比20，优选大于93比7。5.根据上述权利要求中任一项所述的方法， 其中在氧化所述牺牲层(120)期间形成A10xHy。6.根据上述权利要求中任一项所述的方法， 其中在氧化所述牺牲层(120)之后，执行如下另外的步骤: -将所述功能性的半导体层序列(130)与所述衬底(100)分开。7.根据上述权利要求中任一项所述的方法， 其中将所述功能性的半导体层序列(130)与所述衬底(100)分开包括借助于刻蚀溶液移除在氧化所述牺牲层(120)时形成的氧化物(125)。8.根据上述权利要求中任一项所述的方法， 其中使用具有氢氟酸的刻蚀溶液。9.根据上述权利要求中任一项所述的方法， 其中在将所述功能性的半导体层序列(130)与所述衬底(100)分开期间将剪力施加到所述功能性的半导体层序列(130)上。10.根据上述权利要求中任一项所述的方法， 其中再次使用所述衬底(100)。11.根据上述权利要求中任一项所述的方法， 其中所述功能性的半导体层序列(130)与所述衬底(100)的分开是没有刻蚀的并且纯机械地进行。12.根据上述权利要求中任一项所述的方法， 其中所述横向结构化包括将沟槽(170)布设在所述功能性的半导体层序列(130)中。13.根据上述权利要求中任一项所述的方法， 其中执行下述另外的步骤: -将所述功能性的半导体层序列(130)键合到载体(180)上。14.根据上述权利要求中任一项所述的方法， 其中在氧化所述牺牲层(120)之前将所述功能性的半导体层序列(130)键合到所述载体(180)上。15.根据上述权利要求中任一项所述的方法， 其中在氧化所述牺牲层(120)之后将所述功能性的半导体层序列(130)键合到所述载体(180)上。16.根据上述权利要求中任一项所述的方法， 其中所述载体(180)具有硅或锗。17.根据上述权利要求中任一项所述的方法， 其中所述衬底(100)具有GaAs或由GaAs构成。
【专利摘要】一种用于制造光电子半导体芯片的方法，所述方法包括：用于提供衬底的步骤、用于沉积牺牲层的步骤、用于沉积功能性的半导体层序列的步骤、用于横向结构化功能性的半导体层序列的步骤和用于在湿热氧化工艺中氧化牺牲层的步骤。
【IPC分类】H01L33/00
【公开号】CN105210200
【申请号】CN201480027683
【发明人】克里斯蒂安·施密特, 茱莉亚·格勒塞尔, 理查德·弗勒特尔, 马库斯·布勒尔
【申请人】欧司朗光电半导体有限公司
【公开日】2015年12月30日
【申请日】2014年5月14日
【公告号】DE102013105035A1, DE112014002434A5, US20160104819, WO2014184240A1