本发明实施例，上述绝缘层的厚度可以介于2?10微米的间，如5微米。此外，线圈单元10的层数可以介于2?8的间。然而，熟悉本领域的技术人员应能理解，上述线圈单元10的层数可以依据设计需求而调整，本发明因而不以此为限。
[0023]根据本发明实施例，俯视时，线圈单元10的各层线圈图案101?106可以是环形或卵形条状图案，而且是非封闭式环形图案，换句话说，如图2中的标号101a?106a所示，在各层线圈图案101?106的两末端的间具有一狭缝缺口。根据本发明实施例，线圈单元10的狭缝缺口 101a?106a并非在厚度方向上对准，而是刻意使相邻的两层的狭缝缺口具有一偏移量，例如，顺时钟方向上150?180微米的偏移量，如此使得上层的后端，如线圈图案101，可以经由介层插塞(以标号201?205表不)电连接至下一层的前端，如线圈图案102，构成在此单绕线圈单元上各圈的串连组态。上述的介层插塞201?205分别穿过各层绝缘层的厚度，并位于线圈图案101?106的间，且可以具有约180微米左右的直径。
[0024]图3至图12为依据本发明实施例所绘示的制作电磁器件的方法的横断面示意图。如图3所示，首先提供一基板300，如一铜箔基板(copper clad laminate, CCL)。基板300上可以具有至少一铜层302，其层叠于一绝缘核心层301上，如介电层或环氧树脂玻璃等，以及至少一介层插塞303，穿过基板300全部厚度。上述介层插塞303可以是电镀通孔，其可以是利用机械穿孔或激光穿孔配合电镀工艺制作而成。为简化说明，图中仅例示出形成在基板300单面上的各层结构，然而，熟悉本领域的技术人员应能理解，同样的堆叠结构可以形成在基板300的另一面上，并利用揭露于实施例中的相同步骤来完成。
[0025]接着于基板300的表面形成一图案化光刻胶层310。其中图案化光刻胶层310包含有开口 310a，显露出部分的铜层302。举例来说，各开口 310a的宽度约为210微米，以及深度约为50微米。
[0026]如图4所示，接着进行一电镀工艺，将开口 310a填满铜金属，如此形成线宽为210微米，厚度约为46微米的第一导线图案320。然后，去除图案化光刻胶层310。上述第一导线图案320的形状如图1及图2中的层101?106。另外值得注意的是，上述第一导线图案320可以具有一垂直侧壁轮廓，但不限于此。
[0027]如图5所示，在形成第一导线图案320后，接着去除第一导线图案320的间的铜层302。接下来于第一导线图案320表面上共形地覆盖一介电层330。在介电层330中形成有一介层洞330a，显露出各第一导线图案320的部分上表面，其中以虚线表不出介层洞330a与目前图中横断面结构处于不同切面。在第一导线图案320的间的介电层330中可形成有开口 330b ο
[0028]如图6所示，可以进行另一电镀工艺，于基板300上全面地形成一铜层340。形成铜层340的前可以先以溅射方式形成一铜晶种层(未示于图中)。上述铜层340可以填入介层洞330a形成一介层插塞340a。此外，上述铜层340可以填入开口 330b。然后于铜层340上形成一图案化光刻胶层350，界定出电磁器件的线圈单元的第二层图案。
[0029]如图7所示，接着蚀除未被图案化光刻胶层350覆盖的铜层340，例如利用湿刻蚀方法，如此形成一第二导线图案360堆叠在第一导线图案320上。上述第二导线图案360的形状如图1及图2中的层101?106，且经由介层插塞340a与下方的第一导线图案320电连接。上述第二导线图案360可以具有一倾斜侧壁轮廓，但不限于此。
[0030]如图8至图10所示，重复如图5至图7的步骤，于第二导线图案360上形成具有一介层洞430a的介电层430 (图8)，其中介层洞430a与介层洞330a处于不同横断面(如图2中介层插塞上、下位置错开)。接着在基板300上全面地电镀铜层440，于介层洞430a中形成介层插塞440a，于铜层440上形成图案化光刻胶层450 (图9)，以及形成第三导线图案460(图10)。同样的，上述第三导线图案460的形状如图1及图2中的层101?106，且经由介层插塞440a与下方的第二导线图案360电连接。另外，上述第三导线图案460可以具有一倾斜侧壁轮廓，但不限于此。
[0031]如图11所示，于第三导线图案460上共形地覆盖介电层480，如此即形成基板300单侧的线圈堆栈结构100。如前文所述，可以利用上述相同步骤在基板300的另一侧形成相同的线圈堆叠结构。
[0032]如图12所示，最后以激光或机械钻孔等方式将部分的基板300去除，于线圈堆叠结构100中央形成穿孔300a，后续再以由树脂及磁性粉末所组成的磁性材料经过加压成型封装形成在线圈堆叠结构100周围的成型体412。成型体412填满穿孔300a，构成一中央磁柱412a，使线圈堆叠结构100环绕着中央磁柱412a，如此完成一电磁器件3。需注意，图中电磁器件3仅显示在基板300单侧的线圈堆叠结构100，当然，电磁器件3可另包括在基板300另一侧的线圈堆叠结构，同样被成型体412所密封包覆。
[0033]请参阅图13至图14，其绘示出本发明另一实施例的电磁器件，其中图13A及图13B为电磁器件的线圈单元的不同角度的侧方透视图，图14A至图14D为电磁器件的各层线路布局的示意图。如图13至图14所示，电磁器件5的线圈单元510同样具有多层线圈结构，层层堆叠在一基板500上。在此例中，线圈单元510的各层线圈均为非封闭的圆形线圈图案，彼此以上、下错开的介层插塞550、552、554相互连结，各层线圈的间可以是介电层或绝缘层(未示于图中)。多层线圈结构可以利用激光或机钻形成中央穿孔500a，再以树脂及磁性粉末经过加压成型封装出成型体512，并于中央穿孔500a构成一中央磁柱512a(图14) ο
[0034]如图14Α所示，第一层(Ml)线圈图案501的一端包括一侧边延伸段521，其连接端部541。端部541与端部531的间有一狭缝缺口 561，介层插塞550的位置则设在靠近端部531处，用来将第一层线圈图案501连结至第二层线圈图案502。侧边延伸段521有未被成型体512包覆的裸露侧面521a，可以耦合一外部电极。
[0035]如图14B所示，第二层(M2)线圈图案502同样有两端部532、542，以及一狭缝缺口562，其中狭缝缺口 561与狭缝缺口 562上、下错开。介层插塞552的位置则设在靠近端部542处，用来将第二层线圈图案502连结至第三层线圈图案503。
[0036]如图14C所示，第三层(M3)线圈图案503也具有两端部533、543，以及一狭缝缺口 563，其中狭缝缺口 563与狭缝缺口 562错开。介层插塞554的位置则设在靠近端部543处，用来将第三层线圈图案503连结至第四层线圈图案504。
[0037]如图14D所示，第四层(M4)线圈图案504的一端包括一侧边延伸段525，其一端部534与端部544的间有一狭缝缺口 564，介层插塞554的位置则设在靠近端部534处，用来将第四层线圈图案504连结至第三层线圈图案503。侧边延伸段525有未被成型体512包覆的裸露侧面525a，可以耦合一外部电极。此外，侧边延伸段521可以透过内连层522、523、524及介层插塞522a、523a、524a堆叠至与侧边延伸段525共面。当然，本发明的电磁器件可以不止四层，也可以有更多层。
[0038]图15至图23为依据本发明另一实施例所绘示的制作电磁器件的方法的横断面示意图。首先如图15所示，提供一基板600，包括一绝缘核心601，在其相对两面上具有铜箔层602、603。接着进行钻孔工艺，例如机械钻孔，于基板600中形成穿孔612、614。
[0039]如图16所示，接着进行填孔电镀，于铜箔层602、603上形成电镀铜层604、605，并使电镀铜层604、605填满穿孔612、614，构成介层插塞612a、614a。
[0040]如图17所示，接着进行线路图案刻蚀，分别将电镀铜层604、605及铜箔层602、603刻蚀成线路图案702、703及线路图案722、723。其中，线路图案702、722可以类似图14B中的第二层线圈图案502及内连层522，线路图案703、723可以类似图14C中的第三层线圈图案503及内